Pat

J-GLOBAL ID：200903089289137722

差動増幅回路

Inventor： 木村 克治
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 八幡 義博
Gazette classification：公開公報
Application number (International application number)：1992120025
Publication number (International publication number)：1993291850
Application date： Apr. 14, 1992
Publication date： Nov. 05, 1993
Summary：

【要約】【目的】 小さい回路規模でトランスコンダクタンスの直線性を改善できる差動増幅回路を提供する。【構成】 3つの差動対のトランジスタ対相互間でのβの比は、(M1、M2):(M3、M4):(M5、M6)=1:b:b′となっている。入力電圧Vinが印加される差動入力対は、M1とM3とM5のゲート同士及びM2とM4とM6のゲート同士をそれぞれ共通接続して構成される。また、差動出力対は、M1とM4とM6とのドレイン同士及びM2とM3とM5とのドレイン同士をそれぞれ共通接続して構成される。パラメータaとbとb′を適宜設定することでトランスコンダクタンスの直線性を改善できる。

Claim (excerpt)：

2組の差動対で構成され; 差動入力対が、一方の差動対におけるFET(MOSトランジスタ)対の一方のFETと他方の差動対におけるFET対の他方のFETとのゲート同士及び一方の差動対におけるFET対の他方のFETと他方の差動対におけるFET対の一方のFETとのゲート同士をそれぞれ共通接続して構成され; 差動出力対が、各差動対におけるFET対の一方のFETのドレイン同士及び他方のFETのドレイン同士をそれぞれ共通接続して構成される; ことを特徴とする差動増幅回路。

IPC (2)：

H03F 3/45 ,  H03F 1/32

Patent cited by the Patent：

Cited by examiner (3)

• 特開昭63-033912
  
• 特開昭62-289770
  
• 差動増幅回路
  Gazette classification：公開公報   Application number：特願平4-087704   Applicant：日本電気株式会社