Pat
J-GLOBAL ID：200903089950137530
集積回路のテスト容易化設計
Inventor：
,
,
Applicant, Patent owner：
Agent (5)：
石田 敬
, 鶴田 準一
, 土屋 繁
, 西山 雅也
, 樋口 外治
Gazette classification：公開公報
Application number (International application number)：2003095388
Publication number (International publication number)：2004302894
Application date： Mar. 31, 2003
Publication date： Oct. 28, 2004
Summary：
【課題】実動作速度機能テストにおけるテスト品質の高いテスト系列をコンパクトに生成する。【解決手段】論理合成したコントローラから組み合わせ回路を抽出し(step1)、それに対するテストパターンを生成する(step2)。テストパターンに対してX抽出を行ない(step3)、各テストパターンをFSMの状態遷移にマッピングする(step4)。状態遷移にマッピングされた有効テストパターンが生成されたテスト系列にすべて被覆されるまで(step5)、所定の基準に従ってテストパターンを被覆する所定長の状態遷移系列を決定してテスト系列に追加し(step7)X抽出する操作(step)を繰り返す。最後に、残ったテストパターンを実現する状態遷移をテスト系列に追加する(step8)。【選択図】 図6
Claim (excerpt)：
RTL回路の段階においてコントローラをテスト容易化することによる集積回路のテスト容易化設計方法であって、
コントローラを、コントローラの現在の状態を表わす疑似外部入力とコントローラ外部からの外部入力とを入力としてコントローラの次の状態を表わす疑似外部出力とコントローラ外部への外部出力とを出力する組み合わせ回路で表し、組み合わせ回路と組み合わせ回路が出力する現在の状態を保持して組み合わせ回路へ供給するレジスタによって到達可能なコントローラの状態を有効状態、到達不可能な状態を無効状態とするとき、
(a)組み合わせ回路をテストするための複数のテストパターンの集合であって各テストパターンが疑似外部入力と外部入力とからなるものを生成し、
(b)複数のテストパターンのうち、コントローラの1つの有効状態から他の有効状態への状態遷移に対応するものを、対応する状態遷移にマッピングし、
(c)状態遷移にマッピングされたすべてのテストパターンを被覆するテスト系列を決定し、
(d)ステップ(c)の後、状態遷移にマッピングされていないテストパターンがあれば、それを実現する状態遷移をテスト系列に追加し、
(e)ステップ(d)の後、テスト系列に基いてテスト容易化済みコントローラを生成するステップを具備する集積回路のテスト容易化方法。
IPC (3)：
G06F17/50
, G01R31/3183
, G06F11/22
G06F17/50 654N
, G06F17/50 670K
, G06F11/22 310B
, G06F11/22 330B
, G01R31/28 Q
2G132AA03
, 2G132AC11
, 2G132AG01
, 2G132AK13
, 2G132AL12
, 5B046AA08
, 5B046BA03
, 5B048AA20
, 5B048DD05
