Pat
J-GLOBAL ID：200903088832953806
テスト容易な集積回路、集積回路のテスト容易化設計方法、および集積回路のテスト容易化設計のためのプログラムを記録したコンピュータ読み取り可能な記録媒体
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
青山 葆 (外2名)
Gazette classification：公開公報
Application number (International application number)：1997332832
Publication number (International publication number)：1999166962
Application date： Dec. 03, 1997
Publication date： Jun. 22, 1999
Summary：
【要約】【課題】 コントローラ等の順序回路を含む集積回路につき、テスト系列長の増大を抑えつつ高い故障検出効率を実現すると共に実動作速度でのテストを可能とする。【解決手段】 状態レジスタ12の状態が観測可能かつ任意に設定可能と仮定して状態レジスタ12を除いた組合せ回路に対しテスト生成を行って求めた各テストパターンに含まれる状態のうち、リセット状態から通常の状態遷移で到達不可能な状態である無効状態を生成するために、無効状態生成論理回路20を付加する。また、次状態生成論理回路10と無効状態生成論理回路20のいずれの出力を状態レジスタ12に入力するかを状態遷移モード切替信号tにより選択するマルチプレクサ22を付加するとともに、前記テスト生成を行った際の疑似外部出力に相当する信号を観測可能とするために、マルチプレクサの出力信号を状態出力信号t_outとして外部へ出力する。
Claim (excerpt)：
有限状態機械として記述できる順序回路であって状態レジスタと組合せ回路とから成り外部からリセット信号によりリセット状態に設定できる順序回路を含む集積回路において、前記有限状態機械の状態遷移とは異なる状態遷移を行う所定の状態遷移モードへの設定を可能とするモード切替手段を備え、前記状態レジスタの状態が任意に設定可能かつ観測可能であると仮定して前記組合せ回路に対し所定のテスト生成アルゴリズムを適用することによりテストパターン集合を生成し、前記状態レジスタが表現できる状態のうち前記有限状態機械がリセット状態から到達できない状態として定義される無効状態であって前記テストパターン集合の各テストパターンにおける前記状態レジスタの値に対応する部分が示す無効状態の全てを通る状態遷移経路を決定するという処理に基づき、前記モード切替手段によって前記所定の状態遷移モードに設定されているときに前記状態遷移経路で遷移可能な全ての無効状態に遷移させる無効状態生成回路を設け、前記状態レジスタに設定すべき値を示す信号として前記状態レジスタ入力される各信号を外部に出力するための観測用外部端子を備える、ことを特徴とする集積回路。
IPC (2)：
G01R 31/3183
, G01R 31/28
G01R 31/28 Q
, G01R 31/28 V
, G01R 31/28 G
