Pat
J-GLOBAL ID:200903090444367096

データ転送制御装置、マイクロコンピュータ及びデータ処理システム

Inventor:
Applicant, Patent owner:
Agent (1): 玉村 静世
Gazette classification:公開公報
Application number (International application number):1997098602
Publication number (International publication number):1998289194
Application date: Apr. 16, 1997
Publication date: Oct. 27, 1998
Summary:
【要約】【課題】 データ転送制御装置における記憶保護の信頼性を向上させる。【解決手段】 データ転送可能な転送元と転送先との組み合わせの態様はコントロールレジスタ(CHCRn)のリソースセレクト情報の値に応じて予め定義されている。アドレス比較回路(SACn,DACn)は前記定義された内容に従たアドレスエラーの判定論理を有し、その論理構成に基づいてデータ転送制御装置(8)によるデータ転送制御不可能なアドレスエラーを、前記リソースセレクト情報とアドレスレジスタ(SARn,DARn)の転送元アドレス、転送先アドレスに基づいて検出する。リソースセレクト情報とアドレスレジスタの双方の設定情報が整合して始めてデータ転送が開始されるから、データ転送制御装置によるデータ転送動作に対する記憶保護に高い信頼性を得ることができる。
Claim (excerpt):
データ転送元アドレス及びデータ転送先アドレスが設定されるアドレスレジスタと、データ転送元とデータ転送先との組み合わせ態様を複数ビットによって指定するリソースセレクト情報の格納領域を含むコントロールレジスタと、データ転送要求があったとき、前記アドレスレジスタに設定されたデータ転送元アドレスとデータ転送先アドレスの内の少なくとも一方が、前記コントロールレジスタの前記リソースセレクト情報によって指定されるデータ転送元とデータ転送先との組み合わせ態様から逸脱しているアドレスエラーを検出するアドレスエラー検出部と、前記アドレスエラーでない場合には前記アドレスレジスタ及びコントロールレジスタの情報を用いたデータ転送制御を行い、前記アドレスエラーが検出された場合には前記データ転送要求に応ずるデータ転送動作を抑止する制御回路とを含んで成るものであることを特徴とするデータ転送制御装置。
IPC (2):
G06F 13/28 310 ,  G06F 12/14 310
FI (2):
G06F 13/28 310 D ,  G06F 12/14 310 H
Patent cited by the Patent:
Cited by examiner (3)

Return to Previous Page