半導体記憶装置及びその駆動方法

Inventor：
Applicant, Patent owner：
Agent (1)：山本秀策
Gazette classification：公開公報
Application number (International application number)：1995279485
Publication number (International publication number)：1996235873
Application date： Oct. 26, 1995
Publication date： Sep. 13, 1996
Summary：

【要約】【課題】読み出し動作の時間を増大させることなく、非選択メモリセルのデータを破壊せずに選択されたメモリセルのデータを読み出し、かつセンスアンプを各ビット線毎に設ける必要がない半導体記憶装置及びその駆動方法を提供する。【解決手段】読み出し動作の前に所定容量の容量手段を備えた電気的ノード(共通データ線)及びビット線を、各々所定の電位にプリチャージする。読み出し時において、選択されたワード線に接続されたメモリセルを対応するプリチャージされたビット線に導通し、かつ選択されたビット線を、プリチャージされた容量手段を備えた電気的ノードに導通することにより、選択されたメモリセルのデータを電気的ノードに読み出す。ビット線は、キャパシタの他方の電極の電位と同電位にプリチャージされ、容量手段は電源電位より高い電位にプリチャージされる。

Claim (excerpt)：

複数のワード線と、複数のビット線と、該複数のワード線と該複数のビット線との交点に設けられたメモリセルであって、各々が、対応するワード線から与えられる信号に応じて導通する第1のスイッチング手段と、該第1のスイッチング手段を介して該ビット線に接続され、該ビット線から与えられる電圧信号によってデータが書き込み/読み出しされるキャパシタと、を有する複数のメモリセルと、を備えた少なくとも1つのメモリブロックを有する半導体記憶装置であって、該装置は、所定の容量を有する容量手段を備えた電気的ノードと、該ビット線を該電気的ノードに接続する第2のスイッチング手段と、該複数のビット線をプリチャージするビット線プリチャージ手段と、該容量手段をプリチャージする容量手段プリチャージ手段と、該第1のスイッチング手段を制御することにより、読み出し動作時において選択されたワード線に接続された該メモリセルを対応するビット線に導通させ、該第2のスイッチング手段を制御することにより、該読み出し動作時において選択されたビット線をプリチャージされた該容量手段を備えた該電気的ノードに導通させ、このことにより該選択されたビット線の電位を変化させ、該選択されたワード線と該選択されたビット線とに接続された該メモリセル(選択されたメモリセル)の該キャパシタに所定の電圧信号を印加して該キャパシタのデータに対応するデータ信号を該選択されたビット線及び該電気的ノード上に読み出す、制御手段と、を有する、半導体記憶装置。

IPC (3)：

G11C 14/00 , G11C 11/22 , G11C 16/06

FI (3)：

G11C 11/34 352 A , G11C 11/22 , G11C 17/00 520 A

Patent cited by the Patent：

Cited by examiner (1)

半導体記憶装置
Gazette classification：公開公報 Application number：特願平4-243120 Applicant：富士通株式会社

Return to Previous Page