Pat
J-GLOBAL ID：200903090828427908

半導体装置の製造方法

Inventor：
中嶋 一明

About 中嶋 一明


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 外川 英明
Gazette classification：公開公報
Application number (International application number)：1999117454
Publication number (International publication number)：2000307069
Application date： Apr. 26, 1999
Publication date： Nov. 02, 2000
Summary：
【要約】【課題】酸化物誘電体をキャパシタ絶縁膜、トランジスタのゲート絶縁膜とする時に、上部電極形成を還元性雰囲気中で行う必要が有り、この際に絶縁膜である酸化物誘電体膜が還元されて絶縁特性、誘電特性が低下してしまう。【解決手段】キャパシタ絶縁膜、トランジスタのゲート絶縁膜を形成後、還元性雰囲気中での上部電極形成の前に、絶縁膜上に、その絶縁膜の構成金属よりも酸化ざれやすい金属を含有した薄膜を形成しておくことによりその絶縁膜の劣化を防止する。
Claim (excerpt)：
酸化物誘電体膜をキャパシタ絶縁膜として用いたMIS型キャパシタを有する半導体装置の製造方法であって、MIS型キャパシタの下部電極膜を形成する工程と、前記下部電極膜上にキャパシタ絶縁膜となる酸化物誘電体膜を形成する工程と、前記酸化物誘電体膜上に還元性雰囲気中でMIS型キャパシタの上部電極を形成する工程を有し、前記上部電極を形成する工程の前に前記酸化物誘電体膜を構成する金属元素の酸化時の酸素1モル当たりのギブスの自由エネルギーの低下量よりもその低下量の絶対値が大きい金属を含む薄膜を形成する工程を有することを特徴とする半導体装置の製造方法。
IPC (5)：
H01L 27/04 ,  H01L 21/822 ,  H01L 21/283 ,  H01L 29/78 ,  H01L 29/94
FI (4)：
H01L 27/04 C ,  H01L 21/283 C ,  H01L 29/94 Z ,  H01L 29/78 301 G
F-Term (46)：
4M104AA01 ,  4M104BB01 ,  4M104BB28 ,  4M104CC01 ,  4M104CC05 ,  4M104DD03 ,  4M104DD16 ,  4M104DD37 ,  4M104DD42 ,  4M104EE03 ,  4M104EE12 ,  4M104EE16 ,  4M104FF14 ,  4M104GG09 ,  4M104GG19 ,  4M104HH09 ,  4M104HH14 ,  5F038AC05 ,  5F038AC14 ,  5F038AC16 ,  5F038AC18 ,  5F038AV06 ,  5F038EZ01 ,  5F038EZ13 ,  5F038EZ15 ,  5F038EZ16 ,  5F038EZ17 ,  5F038EZ20 ,  5F040DA14 ,  5F040DB01 ,  5F040DB09 ,  5F040DC01 ,  5F040EC01 ,  5F040ED01 ,  5F040ED03 ,  5F040ED07 ,  5F040EF02 ,  5F040EK01 ,  5F040FA02 ,  5F040FA05 ,  5F040FA07 ,  5F040FA18 ,  5F040FB02 ,  5F040FB05 ,  5F040FC11 ,  5F040FC21
Patent cited by the Patent：
Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM