Pat

J-GLOBAL ID：200903091001587367

トランジスタの評価方法

Inventor： 安部 大介 ,  木村 睦
Applicant, Patent owner： セイコーエプソン株式会社
Agent (3)： 稲葉 良幸 ,  田中 克郎 ,  大賀 眞司
Gazette classification：公開公報
Application number (International application number)：2003376124
Publication number (International publication number)：2005142304
Application date： Nov. 05, 2003
Publication date： Jun. 02, 2005
Summary：

【課題】 簡易な手法でトランジスタの界面欠陥を抽出する方法を提案する。【解決手段】 本発明のトランジスタの評価方法は、絶縁物(11)上に形成された半導体層(12)と、半導体層(12)上に形成されたゲート絶縁膜(15)と、ゲート絶縁膜(15)上に形成されたゲート電極(16)と、半導体層(12)の両側に存在するソース領域(13)及びドレイン領域(14)を備えたトランジスタ(10)の評価方法であって、ゲート電極(16)と、ソース領域(13)及びドレイン領域(14)を接続した電極との間の容量-電圧特性を測定することで、半導体層(12)とゲート絶縁膜(15)の界面(18)欠陥を抽出する。トランジスタ(10)の容量-電圧特性を測定するだけで界面欠陥を抽出できるため、従来の界面欠陥抽出方法よりも測定手法を簡易にできる。【選択図】 図1

Claim (excerpt)：

絶縁物上に形成された半導体層と、前記半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記半導体層の両側に存在するソース領域及びドレイン領域と、 を備えたトランジスタの評価方法であって、 前記ゲート電極と、前記ソース領域及び前記ドレイン領域を接続した電極との間の容量-電圧特性を測定することで前記半導体層と前記ゲート絶縁膜の界面欠陥を抽出する、トランジスタの評価方法。

IPC (2)：

H01L29/786 ,  G01R31/26

FI (2)：

H01L29/78 624 ,  G01R31/26 B

F-Term (10)：

2G003AA02 ,  2G003AA07 ,  2G003AB01 ,  2G003AB07 ,  5F110AA24 ,  5F110CC02 ,  5F110DD01 ,  5F110DD02 ,  5F110DD03 ,  5F110DD13

Patent cited by the Patent：

Cited by applicant (1)

• トランジスタの評価方法
  Gazette classification：公開公報   Application number：特願2000-000930   Applicant：セイコーエプソン株式会社