Pat
J-GLOBAL ID:200903091043468708
半導体装置およびその製造方法ならびにその実装方法
Inventor:
,
Applicant, Patent owner:
Agent (1):
滝本 智之 (外1名)
Gazette classification:公開公報
Application number (International application number):1995105490
Publication number (International publication number):1996306724
Application date: Apr. 28, 1995
Publication date: Nov. 22, 1996
Summary:
【要約】【目的】 小型で多機能な半導体チップサイズの半導体装置を実現する。【構成】 半導体チップ10の回路パターン形成面の電極パッド11付近に設けられ、半導体チップ10の裏面まで貫通したエッチングホール部12と、半導体チップ10の非回路パターン形成面である裏面に設けられ、エッチングホール部12と導電材13により接続した外部端子14とにより構成されている。すなわち、この半導体装置は、チップ状であり、そのチップ自体に貫通穴であるエッチングホール部12が設けられているものである。この構造により、フリップチップ実装する場合でも、回路パターンと導通した電極パッド11と外部端子14とが接続しているので、チップ面を基板側にして実装する必要がなく、基板の配線とチップの裏面の外部電極とを接合することで、実装できる。
Claim (excerpt):
半導体チップの回路パターン形成面の電極パッド領域に設けられ、前記半導体チップの裏面まで貫通したエッチングホール部と、前記半導体チップの非回路パターン形成面である裏面に設けられ、前記エッチングホール部と電気的に接続した外部端子とを有することを特徴とする半導体装置。
IPC (2):
H01L 21/60 301
, H01L 21/60
FI (4):
H01L 21/60 301 B
, H01L 21/60 301 D
, H01L 21/60 301 M
, H01L 21/60 301 N
Patent cited by the Patent:
Cited by examiner (6)
-
特開昭60-160645
-
特開昭63-052463
-
特開昭61-077352
-
半導体チツプの実装構造
Gazette classification:公開公報
Application number:特願平3-234307
Applicant:富士通株式会社
-
特開平2-298024
-
特開平4-356956
Show all
Return to Previous Page