Pat
J-GLOBAL ID：200903091100919436
テクスチャ加工されたキャパシタ電極上のコンフォーマル薄膜
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
三枝 英二 (外8名)
Gazette classification：公開公報
Application number (International application number)：2000368569
Publication number (International publication number)：2001200363
Application date： Dec. 04, 2000
Publication date： Jul. 24, 2001
Summary：
【要約】【課題】集積回路中にキャパシタを形成する方法を提供する。【解決手段】テクスチャ加工されたシリコン層を含むボトム電極を構築すること;およびテクスチャ加工されたシリコン層上に誘電体層を堆積することを包含し、ここで、堆積は、第1反応物種への露出により、テクスチャ加工シリコン層上に第1材料の約1以下の単層を形成すること;および第2反応物種を第1材料と反応させて、第2材料の約1以下の単層を残すことを包含する。
Claim (excerpt)：
集積回路中にキャパシタを形成する方法であって、テクスチャ加工されたシリコン層を含むボトム電極を構築すること;およびテクスチャ加工されたシリコン層上に誘電体層を堆積すること、を包含し、ここで、堆積は、第1反応物種への暴露により、テクスチャ加工されたシリコン層上に第1材料の約1以下の単層を形成すること;および第2材料の約1以下の単層を残すために、第2反応物種を第1材料と反応させること、を包含する、方法。
IPC (4)：
C23C 16/24
, C23C 16/40
, H01L 27/108
, H01L 21/8242
C23C 16/24
, C23C 16/40
, H01L 27/10 621 B
, H01L 27/10 621 C
, H01L 27/10 625 B
Cited by applicant (3)
Cited by examiner (3)
Return to Previous Page
