NOR型フラッシュメモリ

Inventor：
Applicant, Patent owner：
Agent (1)：土屋勝
Gazette classification：公開公報
Application number (International application number)：1993160161
Publication number (International publication number)：1994350095
Application date： Jun. 04, 1993
Publication date： Dec. 22, 1994
Summary：

【要約】【目的】メモリセル面積を増加させることなくスプリットゲート構造にして、チップ面積を増大させることなく低電圧化を実現できる様にする。【構成】トレンチ36内のタングステンポリサイド膜37の側壁部のSiO2膜14bを底面部のSiO2 膜14aよりも厚くして、側壁部にエンハンスメントゲート部32を形成する。タングステンポリサイド膜37上はSiO2 膜41で埋め、コンタクト孔24と開口44とをタングステンポリサイド膜37上にも位置させる。このため、非スプリットゲート構造に比べてメモリセル面積が増加しないのみならず、逆に縮小することができる。

Claim (excerpt)：

メモリセル用のトランジスタのゲートの底面部と側壁部とにゲート絶縁膜が形成されており、前記側壁部における前記ゲート絶縁膜はキャリアの注入及び引抜が行われない膜厚を有しており、前記側壁部は閾値電圧が前記メモリセルからのデータの読出電圧以下のエンハンスメント型であるNOR型フラッシュメモリ。

IPC (2)：

H01L 29/788 , H01L 29/792

Patent cited by the Patent：

Cited by examiner (4)

特開昭53-070682
特開昭62-081766
特開平4-167472

Show all

Return to Previous Page