Pat
J-GLOBAL ID:200903092279635695
半導体装置及びその製造方法
Inventor:
Applicant, Patent owner:
Agent (1):
鈴木 章夫
Gazette classification:公開公報
Application number (International application number):1994273132
Publication number (International publication number):1996116038
Application date: Oct. 13, 1994
Publication date: May. 07, 1996
Summary:
【要約】【目的】 重金属に対する有効なゲッタリング効果を確保する一方で、活性層に形成されるデバイスへの影響を抑制したSOI基板を含む半導体装置とその製造方法を得る。【構成】 活性層(シリコン層)13の直下に埋め込み酸化シリコン膜12を有し、かつその下層にリンを含有する層14を有する。リンを含有する層14がゲッター層として機能することで、低温から高温域まで有効に重金属をゲッタリングすることができる。また、活性層13とゲッター層14の間に酸化シリコン膜12が存在しているため、ゲッター層14から活性層13へのリンの拡散が抑制され、リンが活性層に形成したデバイスに影響を与えることを抑制する。
Claim (excerpt):
活性層としてのシリコン層の直下に埋め込み酸化シリコン膜を有するSOI基板で構成される半導体装置において、前記埋め込み酸化シリコン膜の下層に不純物を高濃度に含有する層を有することを特徴とする半導体装置。
IPC (3):
H01L 27/12
, H01L 21/02
, H01L 21/322
Patent cited by the Patent:
Cited by examiner (6)
-
半導体基板とその製造方法
Gazette classification:公開公報
Application number:特願平5-192853
Applicant:株式会社東芝
-
半導体基板および半導体基板の製造方法
Gazette classification:公開公報
Application number:特願平6-169588
Applicant:東芝マイクロエレクトロニクス株式会社, 株式会社東芝
-
特開平1-302837
Show all
Return to Previous Page