Pat
J-GLOBAL ID:200903092305004224

半導体装置

Inventor:
Applicant, Patent owner:
Agent (1): 安富 耕二 (外1名)
Gazette classification:公開公報
Application number (International application number):1997039558
Publication number (International publication number):1998242383
Application date: Feb. 24, 1997
Publication date: Sep. 11, 1998
Summary:
【要約】【課題】 有効面積率を向上させ接合部分の耐熱応力性を向上させる。【解決手段】 半導体基板60の所定領域に能動素子が形成され、能動素子の電極パッドと接続される外部接続用電極は、基板から分離、若しくは、他の半導体基板から形成されたブロック片であり、ブロック片と能動素子は配線基板、若しくは、他の能動素子形成した半導体基板100を介し、或いは、直接的に接合され、ブロック片、及びブロック片と接合される能動素子の電極パッド、若しくは、配線基板或いは他の半導体基板上に形成された回路パターン上には、それぞれバンプ電極121、131が形成され、各バンプ電極121、131表面にはバリアメタル膜122、132、接合金属123、133が積層形成され、バリアメタル膜122、132上に形成された接合金属123、133で接合する。
Claim (excerpt):
半導体基板の所定領域に能動素子が形成され、前記能動素子の電極パッドと接続される外部接続用電極は、前記基板から分離、若しくは、他の半導体基板から形成されたブロック片であり、前記ブロック片と前記能動素子は配線基板、若しくは、他の能動素子形成した半導体基板を介し、或いは、直接的に接合され、前記ブロック片、及び前記ブロック片と接合される前記能動素子の前記電極パッド、若しくは、前記配線基板或いは他の半導体基板上に形成された回路パターン上には、それぞれバンプ電極が形成され、前記各バンプ電極表面にはバリアメタル膜、接合金属が積層形成され、前記バリアメタル膜上に形成された前記接合金属で接合されたことたことを特徴とする半導体装置。
IPC (6):
H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 21/321 ,  H01L 27/00 301 ,  H01L 29/78
FI (4):
H01L 25/08 B ,  H01L 27/00 301 B ,  H01L 21/92 602 D ,  H01L 29/78 652 L
Patent cited by the Patent:
Cited by examiner (6)
  • 特開平4-269857
  • 特開平4-118957
  • 半導体装置
    Gazette classification:公開公報   Application number:特願平8-187622   Applicant:三洋電機株式会社
Show all

Return to Previous Page