Pat

J-GLOBAL ID：200903092421149043

量子構造体を用いた半導体記憶装置

Inventor： 廣▲瀬▼ 全孝 ,  宮崎 誠一 ,  香野 淳
Applicant, Patent owner： 広島大学長
Agent (1)： 杉村 暁秀 (外8名)
Gazette classification：公開公報
Application number (International application number)：1997248558
Publication number (International publication number)：1999087544
Application date： Sep. 12, 1997
Publication date： Mar. 30, 1999
Summary：

【要約】【課題】 しきい値のばらつきを低減し、低電圧で安定且つ高速に動作するフローティングゲート型半導体メモリを提供する。【解決手段】 第1導電型の半導体基板において第2導電型のソース領域およびドレイン領域を設けると共に、前記基板上に絶縁膜を設け、前記絶縁膜上にコントロールゲート部を設け、前記絶縁膜中にフローティングゲート部を設けたフローティングゲート型半導体メモリにおいて、前記フローティングゲート部を、多数の導電性材料より成る量子構造体を二次元的に配置して構成し、三次元量子サイズ効果、量子構造体へのトンネル効果等の量子効果を利用する。

Claim (excerpt)：

第1導電型の半導体基板において第2導電型のソース領域およびドレイン領域を設けると共に、前記基板上に絶縁膜を設け、前記絶縁膜上にコントロールゲート部を設け、前記絶縁膜中にフローティングゲート部を設けたフローティングゲート型半導体メモリにおいて、前記フローティングゲート部を、多数の導電性材料より成る量子構造体を二次元的に配置して構成したことを特徴とするフローティングゲート型半導体メモリ。

IPC (7)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  G11C 16/04 ,  G11C 16/02 ,  H01L 27/10 451 ,  H01L 29/06

FI (5)：

H01L 29/78 371 ,  H01L 27/10 451 ,  H01L 29/06 ,  G11C 17/00 621 A ,  G11C 17/00 641

Patent cited by the Patent：

Cited by examiner (1)

• 微細パターンの形成方法
  Gazette classification：公開公報   Application number：特願平9-230485   Applicant：シーメンスアクチエンゲゼルシヤフト