Pat
J-GLOBAL ID:200903092427729670

スマート・パワー・チップ用基板内に絶縁トレンチを形成する方法

Inventor:
Applicant, Patent owner:
Agent (1): 富村 潔
Gazette classification:公開公報
Application number (International application number):1994160625
Publication number (International publication number):1995099241
Application date: Jun. 20, 1994
Publication date: Apr. 11, 1995
Summary:
【要約】【目的】 論理回路及び高圧パワーデバイスを集積しているSOI基板に絶縁トレンチを形成し、トレンチの側壁内に拡散領域を所定の大きさに形成することができ、SOI基板の絶縁層のエッチングを回避しながら空洞を生じることなくトレンチを満たす方法を提供する。【構成】 絶縁層2の表面まで達するトレンチ6をエッチングし、これをドープされたシリコン層で覆う。ドープされたシリコン構造物からの拡散によりトレンチ6に隣接して拡散領域11を形成し、ドープされたシリコン構造物の酸化によりトレンチ6内に絶縁構造物9を形成する。
Claim (excerpt):
論理回路及び高圧パワーデバイスが集積されているSOI基板内に絶縁トレンチを形成する方法において、a)SOI基板が単結晶シリコン基板(1)、その上に配設されたSiO2からなる絶縁層(2)及び更にその上に配設された単結晶シリコン層(3)を含んでおり、b)単結晶シリコン層(3)内に絶縁層(2)まで達するトレンチ(6)をエッチングし、c)少なくともトレンチ(6)の側壁(61)を覆うドープ化シリコン構造物(8)を形成し、d)ドープ化シリコン構造物(8)からの拡散により単結晶シリコン層(3)内にトレンチ(6)に隣接して拡散領域(11)を形成し、e)ドープ化シリコン構造物(8)の酸化によりトレンチ(6)内に絶縁構造物(9)を形成することを特徴とするスマート・パワー・チップ用基板内に絶縁トレンチを形成する方法。
IPC (3):
H01L 21/762 ,  H01L 21/76 ,  H01L 27/12
FI (2):
H01L 21/76 D ,  H01L 21/76 L
Patent cited by the Patent:
Cited by examiner (5)
Show all

Return to Previous Page