Pat

J-GLOBAL ID：200903092496771599

多層回路構造の形成方法及び多層回路構造を有する基体

Inventor： 脇坂 康尋 ,  古屋 明彦 ,  安田 敬一郎 ,  馬場 知幸
Applicant, Patent owner： 科学技術振興事業団 ,  日本ゼオン株式会社 ,  凸版印刷株式会社 ,  緒方工業株式会社 ,  株式会社熊防メタル
Agent (1)： 眞鍋 潔
Gazette classification：公開公報
Application number (International application number)：2002142564
Publication number (International publication number)：2003332738
Application date： May. 17, 2002
Publication date： Nov. 21, 2003
Summary：

【要約】【課題】 多層回路構造の形成方法及び多層回路構造を有する基体に関し、電気絶縁層の表面を平坦にしたままで導電体回路層の密着性を向上する。【解決手段】 内層基板の最外層に、絶縁性重合体と硬化剤とからなる硬化性組成物膜を形成した後、前記硬化性組成物膜表面に、金属に配位可能な構造を有する化合物を接触させ、次いで、当該硬化性組成物膜を硬化させて電気絶縁層を形成した後、得られた電気絶縁層の表面に親水化処理を行い、次いで、前記電気絶縁層の表面にエチレンジアミン四酢酸-銅錯体を用いて金属薄膜層を形成したのち、前記金属薄膜層を含む導電体回路層を形成する。

Claim (excerpt)：

内層基板の最外層に、絶縁性重合体と硬化剤とからなる硬化性組成物膜を形成した後、前記硬化性組成物膜表面に、金属に配位可能な構造を有する化合物を接触させ、次いで、該硬化性組成物膜を硬化させて電気絶縁層を形成したのち、前記電気絶縁層の表面に親水化処理を行い、次いで、前記電気絶縁層の表面にエチレンジアミン四酢酸-銅錯体を用いて金属薄膜層を形成したのち、前記金属薄膜層を含む導電体回路層を形成する工程を有することを特徴とする多層回路構造の形成方法。

F-Term (10)：

5E346AA02 ,  5E346AA12 ,  5E346AA15 ,  5E346AA43 ,  5E346CC08 ,  5E346CC09 ,  5E346CC32 ,  5E346DD23 ,  5E346GG15 ,  5E346HH11

Patent cited by the Patent：

Cited by examiner (4)

• セラミック配線板の製法
  Gazette classification：公開公報   Application number：特願平6-294092   Applicant：松下電工株式会社
• 配線基板とその製造方法及び半導体装置
  Gazette classification：公開公報   Application number：特願平11-092415   Applicant：株式会社日立製作所
• 特開昭63-146486
  
• 特開昭63-211796