MOS型半導体装置及びその製造方法

Inventor：
Applicant, Patent owner：
Agent (8)：鈴江武彦 , 河野哲 , 中村誠 , 蔵田昌俊 , 峰隆司 , 福原淑弘 , 村松貞男 , 橋本良郎
Gazette classification：公開公報
Application number (International application number)：2003311387
Publication number (International publication number)：2005079512
Application date： Sep. 03, 2003
Publication date： Mar. 24, 2005
Summary：

【課題】電気的に互いに異なる導電型の半導体素子の各々のゲート電極がそれぞれ異なる値の仕事関数を有し、MOS型半導体装置の動作時にゲート電極内に空乏層が形成されず、製造工程が簡便で実用的であり、製造時にゲート絶縁膜に対するダメージが小さいMOS型半導体装置及びその製造方法を提供する。【解決手段】金属、例えばMo、をゲート電極材料とし、電気的に互いに異なる導電型のMOS型半導体素子のそれぞれにおいて、上記Moゲート電極113,124に添加する仕事関数を変調するための不純物、例えば窒素、をMo膜全体に一旦ドープした後、一方のMoゲート電極124から窒素を外方拡散させて窒素濃度を減少させ、他方のMoゲート電極113中の窒素濃度を維持させることにより、異なる量の窒素をMoゲート電極113,124に添加することによって、仕事関数がそれぞれ異なる2種類のゲート電極を形成する。【選択図】図5

Claim (excerpt)：

半導体基板上に第1導電型のMOS型半導体素子形成領域及び第2導電型のMOS型半導体素子形成領域を形成する工程と、ゲート絶縁膜と、モリブデン膜及び上記モリブデン膜に窒素を導入するための窒素を含有する膜とを含む積層膜を順次形成する工程と、上記窒素を含有する膜から上記モリブデン膜に窒素を導入する工程と、上記積層膜を第1、第2導電型のMOS型半導体素子のゲート電極に加工する工程と、上記第2導電型のMOS型半導体素子のゲート電極の上記窒素を含有する膜を除去し、上記第1導電型のMOS型半導体素子のゲート電極を窒素拡散防止膜で覆う工程と、上記第2導電型のMOS型半導体素子のゲート電極からのみモリブデン膜中の窒素濃度を減少させる工程と、を具備することを特徴とするMOS型半導体装置の製造方法。

IPC (5)：

H01L21/8238 , H01L21/28 , H01L27/092 , H01L29/423 , H01L29/49

FI (3)：

H01L27/08 321D , H01L21/28 301R , H01L29/58 G

F-Term (40)：

4M104AA01 , 4M104BB16 , 4M104BB30 , 4M104BB31 , 4M104BB32 , 4M104BB33 , 4M104BB39 , 4M104CC05 , 4M104DD37 , 4M104DD42 , 4M104DD78 , 4M104DD81 , 4M104DD83 , 4M104DD88 , 4M104EE03 , 4M104EE05 , 4M104EE09 , 4M104EE14 , 4M104EE16 , 4M104EE17 , 4M104GG09 , 4M104GG10 , 4M104GG14 , 4M104HH20 , 5F048AC03 , 5F048BA01 , 5F048BB09 , 5F048BB10 , 5F048BB11 , 5F048BB12 , 5F048BC06 , 5F048BE03 , 5F048BG01 , 5F048BG03 , 5F048BG12 , 5F048BG13 , 5F048BG14 , 5F048DA20 , 5F048DA25 , 5F048DA27

Patent cited by the Patent：

Cited by examiner (1)

CMOS半導体素子およびその形成方法
Gazette classification：公開公報 Application number：特願平11-182673 Applicant：モトローラ・インコーポレイテッド

Article cited by the Patent：

Cited by examiner (1)

Mo仕事関数シフトへの窒素プロファイルの影響

Return to Previous Page