Pat
J-GLOBAL ID：200903092723965877

半導体装置の製造方法

Inventor：
岡田 昌和

About 岡田 昌和


Applicant, Patent owner：
株式会社ルネサステクノロジ

About 株式会社ルネサステクノロジ


Agent (3)： 吉田 茂明 ,  吉竹 英俊 ,  有田 貴弘
Gazette classification：公開公報
Application number (International application number)：2003310031
Publication number (International publication number)：2005079441
Application date： Sep. 02, 2003
Publication date： Mar. 24, 2005
Summary：
【課題】 CMP処理の際に発生するスラリー異物が半導体ウエハに残留することなく、また、後工程において発塵することが無い半導体装置の製造方法を提供する。【解決手段】 半導体ウエハ1上に形成されるダミーチップDCにおいて、所望のパターンを形成する前に、次に示すマスク層を設ける。すなわち当該ダミーチップDCの半導体ウエハ1のエッジから約数mm程度までの領域(第1の領域DCa)を覆う第1のマスク層と、第1の領域DCa以外のダミーチップDCの領域(第2の領域DCb)および本体チップSCの領域に形成される、所望のパターンを形成するための第2のマスク層とを形成する。【選択図】図15
Claim (excerpt)：
(a)ウエハのエッジ近傍の第1の領域を覆う、第1のマスク層を形成する工程と、 (b)前記ウエハの前記第1の領域以外の第2の領域において、所定のパターンを形成するための第2のマスク層を形成する工程と、 (c)前記第1のマスク層および第2のマスク層をマスクとしてエッチング処理を施すことにより、前記ウエハの前記第2の領域のみに、前記所定のパターンよりなる凹部を形成する工程とを、 備えていることを特徴とする半導体装置の製造方法。
IPC (3)：
H01L21/3205 ,  H01L21/027 ,  H01L21/768
FI (3)：
H01L21/88 K ,  H01L21/30 577 ,  H01L21/90 C
F-Term (24)：
5F033HH11 ,  5F033JJ11 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ01 ,  5F033QQ09 ,  5F033QQ25 ,  5F033QQ26 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR06 ,  5F033SS15 ,  5F033TT02 ,  5F046AA17 ,  5F046AA20 ,  5F046AA28 ,  5F046DA29 ,  5F046DA30
Patent cited by the Patent：
Cited by applicant (1) Cited by examiner (3)
  • 埋め込み配線の形成方法
    Gazette classification：公開公報   Application number：特願2001-395688   Applicant：ソニー株式会社
  • 半導体装置の製造方法
    Gazette classification：公開公報   Application number：特願2001-327117   Applicant：株式会社日立製作所, 株式会社日立超エル・エス・アイ・システムズ
  • 半導体装置とその製造方法
    Gazette classification：公開公報   Application number：特願2003-100287   Applicant：NECエレクトロニクス株式会社

Return to Previous Page

TOP

BOTTOM