Pat
J-GLOBAL ID:200903092759138853
電界効果型トランジスタ及びその製造方法
Inventor:
Applicant, Patent owner:
Agent (1):
金田 暢之 (外2名)
Gazette classification:公開公報
Application number (International application number):2000113642
Publication number (International publication number):2001298194
Application date: Apr. 14, 2000
Publication date: Oct. 26, 2001
Summary:
【要約】【課題】 ソース/ドレイン領域やゲート電極の形状、その形成プロセスに、従来構造と高い共通性を持たせ、縦型電界効果型トランジスタのLSIへの適用を容易とする。【解決手段】 絶縁体上に、半導体の伝導経路が一定方向に配列され、伝導経路の配列方向に垂直な方向に対向するようにソース/ドレイン領域が設けられ、二つのソース/ドレイン領域は前記伝導経路により接続され、各伝導経路を成す半導体層の中央部に、絶縁膜を介してゲート電極が設けられ、各伝導経路を成す半導体層の両側面に絶縁膜を介してゲート電極が形成された領域はチャネル形成領域を成し、ゲート電極は、複数の伝導経路の中央部を跨ぐように、伝導経路の配列方向に沿って設けられ、各伝導経路においては、伝導経路を成す半導体層の両側面が主たる導通経路となり、各伝導経路の幅はソース/ドレイン領域に接する部分では大きく、チャネル形成領域付近では小さい構成とする。
Claim (excerpt):
絶縁体上に、半導体からなる複数の伝導経路が一定方向に配列され、前記複数の伝導経路を挟んで、これら伝導経路の配列方向に垂直な方向に互いに対向するようにソース/ドレイン領域が設けられ、これら二つのソース/ドレイン領域は前記複数の伝導経路により導通するように接続され、前記の各伝導経路を成す半導体層の少なくともその中央部を含む領域に、絶縁膜を介してゲート電極が設けられ、前記の各伝導経路を成す半導体層の両側面に絶縁膜を介してゲート電極が形成された領域はチャネル形成領域を成し、前記ゲート電極は、少なくとも前記複数の伝導経路の中央部を跨ぐように、これら伝導経路の配列方向に沿って設けられ、前記の各伝導経路においては、伝導経路を成す前記半導体層の両側面が主たる導通経路となることを特徴とする電界効果型トランジスタ。
IPC (2):
FI (3):
H01L 29/78 618 C
, H01L 29/44 Z
, H01L 29/78 617 K
F-Term (71):
4M104AA10
, 4M104BB01
, 4M104BB02
, 4M104BB16
, 4M104BB17
, 4M104BB18
, 4M104BB19
, 4M104BB22
, 4M104BB30
, 4M104BB33
, 4M104BB40
, 4M104CC05
, 4M104DD08
, 4M104DD15
, 4M104DD16
, 4M104DD17
, 4M104DD37
, 4M104DD43
, 4M104DD84
, 4M104DD92
, 4M104EE05
, 4M104EE09
, 4M104EE17
, 4M104FF01
, 4M104FF06
, 4M104FF11
, 4M104GG09
, 4M104GG10
, 4M104GG14
, 4M104HH14
, 5F110AA16
, 5F110AA30
, 5F110BB04
, 5F110CC02
, 5F110DD04
, 5F110DD05
, 5F110DD12
, 5F110DD13
, 5F110DD14
, 5F110EE01
, 5F110EE04
, 5F110EE05
, 5F110EE08
, 5F110EE09
, 5F110EE32
, 5F110EE44
, 5F110FF02
, 5F110FF23
, 5F110FF29
, 5F110GG02
, 5F110GG12
, 5F110GG23
, 5F110GG24
, 5F110GG28
, 5F110GG30
, 5F110GG32
, 5F110GG34
, 5F110GG35
, 5F110GG58
, 5F110HJ01
, 5F110HJ04
, 5F110HJ16
, 5F110HK05
, 5F110HK08
, 5F110HK13
, 5F110HK40
, 5F110PP01
, 5F110PP03
, 5F110PP08
, 5F110QQ17
, 5F110QQ19
Patent cited by the Patent:
Cited by examiner (7)
-
半導体装置及びその製造方法
Gazette classification:公開公報
Application number:特願平6-324607
Applicant:株式会社日立製作所, 日立デバイスエンジニアリング株式会社
-
電界効果トランジスタ
Gazette classification:公開公報
Application number:特願平5-124414
Applicant:富士通株式会社
-
半導体装置およびその製造方法
Gazette classification:公開公報
Application number:特願平8-246289
Applicant:株式会社東芝
-
半導体基板の作製方法
Gazette classification:公開公報
Application number:特願平4-016513
Applicant:キヤノン株式会社
-
SOI基板の作製方法
Gazette classification:公開公報
Application number:特願平7-233861
Applicant:株式会社東芝
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願平8-067775
Applicant:シャープ株式会社
-
薄膜トランジスタの製造方法
Gazette classification:公開公報
Application number:特願平7-134517
Applicant:三洋電機株式会社
Show all
Return to Previous Page