Pat

J-GLOBAL ID：200903092826416430

半導体装置およびその製造方法

Inventor： 恒成 欣嗣 ,  大音 光市 ,  上野 和良
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 尾身 祐助
Gazette classification：公開公報
Application number (International application number)：1995254473
Publication number (International publication number)：1997074075
Application date： Sep. 07, 1995
Publication date： Mar. 18, 1997
Summary：

【要約】【目的】 コンタクト孔等におけるバリアメタルのバリア性を高くするとともに低いコンタクト抵抗を実現できるようにする。【構成】 Si基板101の表面に拡散層102上にコンタクト孔104を有する層間絶縁膜103が形成されており、コンタクト孔104の内壁および底面はバリアメタル膜105により被覆されている。コンタクト孔104内はWプラグ106により埋め込まれ、その上にはAl配線107が形成されている。バリアメタル膜は、コンタクト孔の底面において、基板面に垂直な方向の抵抗率がこれと直角な方向のそれの数分の1以下の導電異方性を持つ膜であり、その構造は、微結晶粒105bとこれを内部に含むアモルファス膜105aとによって構成される。微結晶粒105bの最大粒径はバリアメタル膜の膜厚以下であり、かつ長軸方向が基板面と垂直な方向に優先配向されている。

Claim (excerpt)：

半導体基板上にコンタクト孔あるいはビアホールが開口された絶縁膜が形成され、該コンタクト孔あるいはビアホールの内壁が金属化合物を主体とするバリア性導電膜により被覆され、該バリア性導電膜により被覆されたコンタクト孔あるいはビアホール内が良導電性導電体により埋め込まれている半導体装置において、前記バリア性導電膜は導電性アモルファス膜を主体とし、その中に最大径が該バリア性導電膜の膜厚以下の導電性微結晶を含んでいることを特徴とする半導体装置。

IPC (4)：

H01L 21/28 301 ,  H01L 21/285 301 ,  H01L 21/3205 ,  H01L 21/768

FI (4)：

H01L 21/28 301 R ,  H01L 21/285 301 R ,  H01L 21/88 N ,  H01L 21/90 B