Pat
J-GLOBAL ID:200903092854384799

低温薄膜トランジスタの作製方法およびトランジスタ・デバイス

Inventor:
Applicant, Patent owner:
Agent (1): 坂口 博 (外1名)
Gazette classification:公開公報
Application number (International application number):2000064964
Publication number (International publication number):2000269515
Application date: Mar. 09, 2000
Publication date: Sep. 29, 2000
Summary:
【要約】【課題】 デバイス構造に、無機混合酸化物のゲート絶縁体と接触する有機半導体層を使用することにより、薄膜トランジスタ(TFT)・デバイスに使用できる物質とプロセスの範囲を広げること。【解決手段】 作製方法は、半導体層の物質として有機半導体物質を用意するステップと、ゲート絶縁層の物質として無機酸化物を用意するステップと、スパッタリング、スピニング、蒸着、レーザ・アブレーションのグループから選択されるプロセスにより、基板温度約25°C乃至150°Cで、半導体層とゲート絶縁層のいずれか一方を他方に被着するステップとを含む。
Claim (excerpt):
基板上で、ゲート絶縁層に接触した少なくとも半導体層の連続被着により低温薄膜トランジスタを作製する方法であって、前記半導体層の物質として有機半導体物質を用意するステップと、前記ゲート絶縁層の物質として無機酸化物を用意するステップと、スパッタリング、スピニング、蒸着、レーザ・アブレーションのグループから選択されるプロセスにより、基板温度約25°C乃至150°Cで、前記半導体層と前記ゲート絶縁層のいずれか一方を他方に被着するステップと、を含むことを特徴とする方法。
IPC (3):
H01L 29/786 ,  H01L 51/00 ,  H01L 21/336
FI (5):
H01L 29/78 618 B ,  H01L 29/28 ,  H01L 29/78 617 T ,  H01L 29/78 626 C ,  H01L 29/78 627 Z
Patent cited by the Patent:
Cited by examiner (1)

Return to Previous Page