Pat

J-GLOBAL ID：200903093126066167

薄膜半導体装置及びその製造方法

Inventor： 竹中 敏
Applicant, Patent owner： セイコーエプソン株式会社
Agent (1)： 鈴木 喜三郎 (外1名)
Gazette classification：公開公報
Application number (International application number)：1992166020
Publication number (International publication number)：1994013407
Application date： Jun. 24, 1992
Publication date： Jan. 21, 1994
Summary：

【要約】【目的】 高いオン電流を確保したまま薄膜トランジスタのオフリーク電流を低減することを目的とする。【構成】 メインゲート電極上に第2の絶縁膜を成膜し、これにゲートコンタクトホールを形成してメインゲート電極と導通したサブゲート電極を設ける。または、テーパー形状のメインゲート電極を形成しそれを直接酸化させることによって第2の絶縁膜を形成し、ゲートコンタクトホールをあけてからサブゲート電極を形成する。サブゲート電極はメインゲート電極を完全にオーバーラップするように形成する。さらに、サブゲート電極をマスクとしてイオン注入をおこなってソース、ドレイン領域を形成する。また、メインゲート電極をマスクとしてLDD領域を形成してもよい。【効果】 大きなオン電流を確保したままでオフリーク電流の低減が実現された。端子数は従来同様3端子である。

Claim (excerpt)：

ソース領域、ドレイン領域、ゲート絶縁膜およびゲート電極を有するプレーナー型薄膜半導体装置において、ゲート絶縁膜の上にメインゲート電極を有し、該メインゲート電極のうえにコンタクトホールを有する第2の絶縁膜をはさんで前記メインゲート電極と電気的に導通されたサブゲート電極を有し、該サブゲート電極をマスクとして自己整合的にソース領域およびドレイン領域が形成されていることを特徴とする薄膜半導体装置。

IPC (2)：

H01L 21/336 ,  H01L 29/784

FI (2)：

H01L 29/78 311 P ,  H01L 29/78 311 G

Patent cited by the Patent：

Cited by examiner (3)

• 特開平3-254157
  
• 特開平3-060165
  
• 薄膜トランジスタ
  Gazette classification：公開公報   Application number：特願平3-242410   Applicant：富士ゼロツクス株式会社