Pat
J-GLOBAL ID:200903093173554307

半導体基板の製造方法およびその検査方法

Inventor:
Applicant, Patent owner:
Agent (1): 佐藤 一雄 (外3名)
Gazette classification:公開公報
Application number (International application number):1997032111
Publication number (International publication number):1997283529
Application date: Feb. 17, 1997
Publication date: Oct. 31, 1997
Summary:
【要約】【課題】 p+ ウェーハを用いて半導体装置を製造する場合に、デバイス特性への悪影響を防止するに十分な深さの無欠陥層(DZ)を、高温熱処理過程を回避しつつ、形成可能な半導体基板の製造方法を提供するとともに、半導体基板中の酸素析出物(BMD)密度の適正な検査方法を提供する。【解決手段】 半導体基板の製造方法は、一主面側の所定領域内に所定値以上の第1の濃度のボロンを含有する領域を有するシリコン単結晶に対し、酸素析出核を析出させ、あるいは該酸素析出核から酸素析出物を成長させる第1の熱処理工程と、第1の熱処理工程における温度よりも高く、酸素析出核あるいは該析出核が成長した酸素析出物が縮小するのに十分高く、ボロン再分布が素子特性に影響を与えない程度に十分低い範囲内の温度で加熱処理を行い、一主面側の所定領域内に無欠陥層を所定深さで形成する第2の熱処理工程とを備える。半導体基板の検査方法は、第2の熱処理工程後に、前記シリコン単結晶中に析出した酸素析出核のうち酸素析出物に成長したものの密度を測定する測定工程をさらに備える。
Claim (excerpt):
一主面側の所定領域内に所定値以上の第1の濃度のボロンを含有する領域を有するシリコン単結晶に対し、酸素析出核を析出させ、あるいは該酸素析出核から酸素析出物を成長させる第1の熱処理工程と、前記第1の熱処理工程における温度よりも高く、前記酸素析出核あるいは該析出核が成長した酸素析出物が縮小するのに十分高く、ボロン再分布が素子特性に影響を与えない程度に十分低い範囲内の温度で加熱処理を行い、前記一主面側の所定領域内に無欠陥層を所定深さで形成する第2の熱処理工程とを備えた半導体基板の製造方法。
IPC (2):
H01L 21/322 ,  H01L 21/66
FI (2):
H01L 21/322 Y ,  H01L 21/66 N
Patent cited by the Patent:
Cited by examiner (13)
  • 特開昭60-247935
  • 特公平4-056800
  • 特開昭60-198735
Show all

Return to Previous Page