Pat
J-GLOBAL ID：200903093343306230

半導体装置における層間接続構造及びその形成方法

Inventor：
大野 圭一

About 大野 圭一


Applicant, Patent owner：
ソニー株式会社

About ソニー株式会社


Agent (1)： 船橋 國則
Gazette classification：公開公報
Application number (International application number)：1994033089
Publication number (International publication number)：1995221180
Application date： Feb. 04, 1994
Publication date： Aug. 18, 1995
Summary：
【要約】【目的】 ステッパーの合わせズレや加工寸法のばらつきに対するマージンを必要とせず、しかも接続孔の埋込みを必要としない層間接続構造の形成方法を提供する。【構成】 下層配線層13上に予め中間層14を介して接続部形成層15を堆積した後、パターニングして先ず配線形状に加工し、しかる後接続部形成層15をパターニングし、接続部15a以外の接続部形成層15を除去することによって接続部15aを形成する。そして、接続部15a以外の除去した部分を層間絶縁膜17で埋め、その上に上層配線層18を接続部15aと電気的に接続した状態で形成する。
Claim (excerpt)：
多層配線構造の半導体装置における各配線層間を接続する層間接続構造であって、下層配線層と、前記下層配線層上に積層された層間絶縁膜と、前記層間絶縁膜上に形成された上層配線層と、前記層間絶縁膜を貫通して前記上層配線層と前記下層配線層とを電気的に接続する単一金属層からなる接続部とを備えたことを特徴とする層間接続構造。
IPC (2)：
H01L 21/768 ,  H01L 21/28
Patent cited by the Patent：
Cited by examiner (9)
  • 特開平2-137355
  • 特開平2-215130
  • 特開昭64-045141
Show all

Return to Previous Page

TOP

BOTTOM