Pat
J-GLOBAL ID：200903094151571204

セルサーチ制御装置およびセルサーチ制御方法

Inventor：
相川 秀斗

About 相川 秀斗

, 
渋谷 昭宏

About 渋谷 昭宏


Applicant, Patent owner：
三菱電機株式会社

About 三菱電機株式会社


Agent (1)： 酒井 宏明
Gazette classification：公開公報
Application number (International application number)：2000330992
Publication number (International publication number)：2002141886
Application date： Oct. 30, 2000
Publication date： May. 17, 2002
Summary：
【要約】【課題】 短時間で最も確からしいパスを必要最小限だけ抽出可能なセルサーチ制御装置を得ること。【解決手段】 スロットタイミング同期を確立するstep1と、フレームタイミング同期の確立およびスクランブリングコードグループの特定を行うstep2と、スクランブリングコードの特定を行うstep3と、を実行する手段を備え、前記step1を実行する手段としては、規定数のパスのp-SCHを検出するp-SCH検出部2と、前記検出パスから相関値の上位n(フィンガ数≦n<規定パス数)個のパスを抽出する最大相関検出パス取得部12およびマルチパス削除部13と、前記n個のパスに対応するs-SCH(Secondary-synchronization channel)の検出タイミングを、前記step2を実行する手段に対して割り当てるstep2割当部14と、備える構成とする。
Claim (excerpt)：
スロットタイミング同期を確立する第1の同期確立手段と、フレームタイミング同期の確立およびスクランブリングコードグループの特定を行う第2の同期確立手段と、スクランブリングコードの特定を行うコード特定手段と、を備えたセルサーチ制御装置において、前記第1の同期確立手段は、規定数のパスのp-SCH(Primary-synchronization channel)を検出するパス検出手段と、前記検出パスから、相関値の上位n(任意の自然数)個のパスを抽出するパス抽出手段と、前記n個のパスに対応するs-SCH(Secondary-synchronization channel)の検出タイミングを、前記第2の同期確立手段に対して割り当てる割当手段と、を備えることを特徴とするセルサーチ制御装置。
IPC (4)：
H04J 13/00 ,  H04B 7/26 ,  H04L 7/00 ,  H04L 7/08
FI (4)：
H04L 7/00 C ,  H04L 7/08 A ,  H04J 13/00 A ,  H04B 7/26 N
F-Term (17)：
5K022EE02 ,  5K022EE36 ,  5K047AA02 ,  5K047BB01 ,  5K047GG34 ,  5K047HH01 ,  5K047HH03 ,  5K047HH12 ,  5K067AA23 ,  5K067BB04 ,  5K067CC10 ,  5K067DD25 ,  5K067EE02 ,  5K067EE72 ,  5K067GG11 ,  5K067HH36 ,  5K067JJ13
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM