Pat

J-GLOBAL ID：200903094485644768

BDD論理回路

Inventor： 中田 俊司 ,  道関 隆国
Applicant, Patent owner： 日本電信電話株式会社
Agent (1)： 長尾 常明
Gazette classification：公開公報
Application number (International application number)：1997256190
Publication number (International publication number)：1999088150
Application date： Sep. 05, 1997
Publication date： Mar. 30, 1999
Summary：

【要約】【課題】 BDD論理回路の面積と消費電力の削減を図る。【解決手段】 2分決定グラフを用いて構成したBDD論理回路において、1ブランチにはnチャネル型MOSFETをを対応させ、0ブランチにはpチャネル型MOSFETを対応させ、入力論理信号として非反転信号のみを使用できるようにした。

Claim (excerpt)：

2分決定グラフを用いて構成したBDD論理回路において、入力信号として2個の2進情報を有し、1ブランチには第1の論理素子を対応させ、0ブランチには第2の論理素子を対応させ、前記第1の論理素子は前記2進情報の内の第1の情報で導通し第2の情報で非導通となるよう制御され、前記第2の論理素子は前記第2の情報で導通し前記第1の情報で非導通となるよう制御される、ことを特徴とするBDD論理回路。

IPC (4)：

H03K 19/0948 ,  G06F 7/50 ,  H03K 19/20 ,  H03K 19/21

FI (4)：

H03K 19/094 B ,  G06F 7/50 A ,  H03K 19/20 ,  H03K 19/21

Patent cited by the Patent：

Cited by examiner (1)

• 論理回路の構成方法
  Gazette classification：公開公報   Application number：特願平5-316263   Applicant：株式会社日立製作所