Pat

J-GLOBAL ID：200903094534403925

半導体装置

Inventor： 松本 昭人 ,  本間 和樹 ,  池田 正人
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 徳若 光政
Gazette classification：公開公報
Application number (International application number)：1997058304
Publication number (International publication number)：1998242300
Application date： Feb. 26, 1997
Publication date： Sep. 11, 1998
Summary：

【要約】【課題】 シンクロナスSRAM等の高速化及び大容量化・大規模化を図り、これをキャッシュメモリして含むEWS等の高速化及び高性能化を図る。【解決手段】 EWSのキャッシュメモリを構成するシンクロナスSRAM等において、メモリアレイを構成する例えば相補データ線Wn*の非反転データ線Wtn及び反転データ線Wbnを、それぞれ形成高の異なる例えば第2層の金属配線層M2及び第3層の金属配線層M3を用いて形成する。これにより、各相補データ線の非反転及び反転信号線間の線間容量を削減し、各データ線のレベル変化を高速化するとともに、逆に線間容量の増大を抑制しつつ相補データ線の配線ピッチを縮小し、メモリアレイの高集積化を図る。

Claim (excerpt)：

その非反転信号線が第1の配線層を用いて形成され、その反転信号線が上記第1の配線層とは形成高の異なる第2の配線層を用いて形成される相補信号線を具備することを特徴とする半導体装置。

IPC (2)：

H01L 21/8244 ,  H01L 27/11

Patent cited by the Patent：

Cited by applicant (3)

• 特開平2-183489
  
• 特開平4-094569
  
• 半導体記憶装置
  Gazette classification：公開公報   Application number：特願平5-336647   Applicant：日本電気株式会社

Cited by examiner (3)

• 特開平2-183489
  
• 特開平4-094569
  
• 半導体記憶装置
  Gazette classification：公開公報   Application number：特願平5-336647   Applicant：日本電気株式会社