Pat

J-GLOBAL ID：200903094838432646

半導体装置およびその製造方法

Inventor： 安藤 岳
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993317009
Publication number (International publication number)：1995169958
Application date： Dec. 16, 1993
Publication date： Jul. 04, 1995
Summary：

【要約】【目的】低拡散層抵抗、低コンタクト抵抗のソースおよびドレイン領域の浅い接合を、制御性良く形成する。【構成】ゲート電極3をはさんだp型シリコン基板1の表面上にゲルマニウム層またはシリコンゲルマニウム層を選択化学気相成長法によって形成し、その後でn型不純物をイオン注入することによって、ソースおよびドレイン領域10を形成する。

Claim (excerpt)：

第1の表面領域ならびに該第1の表面領域を間にはさんで位置しかつ該第1の表面領域と平坦な第2および第3の表面領域を有するシリコン基板と、第一導電型の前記第1の表面領域上にゲート絶縁膜を介して形成され側面に絶縁膜を有するゲート電極と、前記第2および第3の表面領域上にそれぞれ形成されたゲルマニウムまたはゲルマニウムとシリコンの混晶から成る半導体層の第二導電型のソースおよびドレイン領域とを備えることを特徴とする半導体装置。

FI (2)：

H01L 29/78 301 B ,  H01L 29/78 301 S

Patent cited by the Patent：

Cited by examiner (1)

• 半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願平3-345630   Applicant：株式会社東芝