Pat
J-GLOBAL ID：200903094978887775

超接合半導体素子の製造方法および超接合半導体素子

Inventor：
宮坂 靖

About 宮坂 靖

, 
藤平 龍彦

About 藤平 龍彦


Applicant, Patent owner：
富士電機株式会社

About 富士電機株式会社


Agent (1)： 篠部 正治
Gazette classification：公開公報
Application number (International application number)：1999004176
Publication number (International publication number)：2000208527
Application date： Jan. 11, 1999
Publication date： Jul. 28, 2000
Summary：
【要約】【課題】オン抵抗と耐圧とのトレードオフ関係を改善し、高耐圧でありながらオン抵抗の低減による電流容量の増大が可能な超接合半導体素子の簡易で量産性良く製造し得る製造方法を提供する。【解決手段】オン状態では電流を流すとともに、オフ状態では空乏化するnドリフト領域22a、p仕切り領域22bのうち少なくとも一方、例えばp仕切り領域22bを、イオン注入、特に加速電圧を連続的に変えたイオン注入で形成する。他方の領域は、エピタキシャル成長により形成しても、表面空の拡散により形成しても良い。
Claim (excerpt)：
第一と第二の主面と、それぞれの主面に設けられた電極と、第一と第二の主面間に低抵抗層と、オン状態では電流を流すとともにオフ状態では空乏化する第一導電型ドリフト領域と第二導電型仕切り領域とを交互に配置した並列pn層とを備える超接合半導体素子の製造方法において、第一導電型ドリフト領域と第二導電型仕切り領域のうち少なくとも一方をイオン注入および熱処理により形成することを特徴とする超接合半導体素子の製造方法。
IPC (5)：
H01L 21/329 ,  H01L 21/265 ,  H01L 29/78 ,  H01L 21/336 ,  H01L 29/861
FI (7)：
H01L 29/91 B ,  H01L 21/265 U ,  H01L 21/265 F ,  H01L 29/78 652 H ,  H01L 29/78 652 D ,  H01L 29/78 658 A ,  H01L 29/91 D
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM