Pat
J-GLOBAL ID：200903038531272539

半導体装置及びその製造方法

Inventor：
藤平 龍彦

About 藤平 龍彦


Applicant, Patent owner：
富士電機株式会社

About 富士電機株式会社


Agent (1)： 山田 稔
Gazette classification：公開公報
Application number (International application number)：1997004918
Publication number (International publication number)：1997266311
Application date： Jan. 14, 1997
Publication date： Oct. 07, 1997
Summary：
【要約】 (修正有)【課題】 オフ状態で空乏化するドリフト領域の構造を改良することにより、高耐圧で、オン抵抗の低減した半導体装置を提供すること。【解決手段】 ドレイン・ドリフト領域190は、短冊状のn型分割ドリフト経路域1と短冊状のp型仕切領域2とが平面上で交互に繰り返し配列された構造である。各n型分割ドリフト経路域1の一方端はp型のチャネル拡散層7にpn接合し、他端はn+ 型のドレイン領域9に接続している。並行ドリフト経路群10の最側端の分割ドリフト経路1の外側にはp型側端領域2aが設けられており、すべての分割ドリフト経路域1が側面に沿ってp型領域2(2a)に挟まれている。各p型仕切領域2の一方端はp型のチャネル拡散層7に接続し、他端はn+ 型のドレイン領域9にpn接合している。オフ時には一筋の第2導電型仕切領域の両側面から隣接する双方の第1導電型分割ドリフト経路へ空乏端が進入する。
Claim (excerpt)：
オン状態でドリフト電流を流すと共にオフ状態で空乏化するドリフト領域を有する半導体装置において、前記ドリフト領域は、並列接続した複数の第1導電型分割ドリフト経路域を持つ並行ドリフト経路群と、前記第1導電型分割ドリフト経路域の相隣る同士の側面間に介在してpn接合分離する第2導電型仕切領域とを有して成ることを特徴とする半導体装置。
IPC (2)：
H01L 29/78 ,  H01L 29/786
FI (6)：
H01L 29/78 301 J ,  H01L 29/78 301 X ,  H01L 29/78 622 ,  H01L 29/78 652 H ,  H01L 29/78 652 F ,  H01L 29/78 653 C
Patent cited by the Patent：
Cited by examiner (6)
  • 特開平4-107877
  • 特開平4-107877
  • パワーMOSFET
    Gazette classification：公開公報   Application number：特願平6-076503   Applicant：シーメンスアクチエンゲゼルシヤフト
Show all

Return to Previous Page

TOP

BOTTOM