Pat
J-GLOBAL ID：200903095258887995

半導体装置の製造方法

Inventor：
庄野 友陵

About 庄野 友陵


Applicant, Patent owner：
株式会社ルネサステクノロジ

About 株式会社ルネサステクノロジ


Agent (2)： 高田 守 ,  高橋 英樹
Gazette classification：公開公報
Application number (International application number)：2005114676
Publication number (International publication number)：2006294922
Application date： Apr. 12, 2005
Publication date： Oct. 26, 2006
Summary：
【課題】 銅配線のEM耐性とSM耐性を、ともに向上させる。【解決手段】 不純物を含む銅めっき膜をシリコン基板1の上に成膜した後、銅めっき膜を結晶成長させて、複数の銅結晶粒とそれらの粒界に分布する不純物層とで構成された第一銅膜9cを形成する。次に、第一銅膜9cより不純物濃度が高い第二銅膜10を第一銅膜9cの上に形成し、第二銅膜10に含まれる不純物を第一銅膜9cに拡散させて、第一銅膜9cの結晶粒界に偏析する不純物濃度を高める。 このように形成することにより、第一銅膜9cの結晶粒の粒径は十分に大きくなる。これにより、結晶粒界における拡散パスを減少させ、EM耐性を向上させることができる。また、第一銅膜9cに発生するボイドの移動を抑え、SM耐性を向上させることができる。【選択図】 図4
Claim (excerpt)：
複数の銅結晶粒とそれらの粒界に分布する不純物とで構成された第一銅膜を基板上に形成する工程と、 前記第一銅膜の不純物濃度を高める工程と、 を含むことを特徴とする半導体装置の製造方法。
IPC (5)：
H01L 21/28 ,  C23C 28/02 ,  H01L 21/288 ,  H01L 21/320 ,  H01L 23/52
FI (4)：
H01L21/28 301R ,  C23C28/02 ,  H01L21/288 E ,  H01L21/88 M
F-Term (52)：
4K044AA11 ,  4K044AB10 ,  4K044BA01 ,  4K044BA06 ,  4K044BA11 ,  4K044BB06 ,  4K044CA13 ,  4K044CA14 ,  4K044CA18 ,  4M104AA01 ,  4M104BB04 ,  4M104BB14 ,  4M104BB17 ,  4M104BB18 ,  4M104BB30 ,  4M104BB32 ,  4M104BB37 ,  4M104BB39 ,  4M104DD52 ,  4M104DD75 ,  4M104DD79 ,  4M104DD81 ,  4M104DD83 ,  4M104HH01 ,  4M104HH02 ,  5F033HH11 ,  5F033HH18 ,  5F033HH19 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033LL01 ,  5F033LL08 ,  5F033MM01 ,  5F033MM12 ,  5F033MM13 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033PP33 ,  5F033QQ09 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ53 ,  5F033QQ59 ,  5F033QQ61 ,  5F033QQ63 ,  5F033QQ66 ,  5F033QQ73 ,  5F033QQ80 ,  5F033XX05 ,  5F033XX06
Patent cited by the Patent：
Cited by applicant (1)

Return to Previous Page

TOP

BOTTOM