Pat
J-GLOBAL ID：200903095797920130

電気光学素子の製造方法

Inventor：
川畑 賢

About 川畑 賢

, 
仲野 陽

About 仲野 陽

, 
蛇口 広行

About 蛇口 広行

, 
山本 健二

About 山本 健二

, 
岩崎 千里

About 岩崎 千里

, 
福井 洋文

About 福井 洋文


Applicant, Patent owner：
株式会社フロンテック

About 株式会社フロンテック


Agent (1)： 志賀 正武 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994251052
Publication number (International publication number)：1996050308
Application date： Oct. 17, 1994
Publication date： Feb. 20, 1996
Summary：
【要約】【目的】 本発明は従来よりもフォトリソ工程を少なくして歩留まりの向上をなし得、製造コストを低減できるようにした電気光学素子の製造方法の提供を目的とする。【構成】 本発明は、基板上に画素電極を形成する第一のフォトリソ工程と、ゲート電極とゲート配線を形成する第二のフォトリソ工程と、それらの上に形成された第一の絶縁膜にコンタクトホールを形成する第三のフォトリソ工程と、ゲート電極上にドレイン電極とソース電極を形成するとともにチャネル部を形成する第四のフォトリソ工程と、その上に形成されたパッシベーション膜にコンタクトホールを形成するとともに、パッシベーション膜をマスクとしてソース電極とドレイン電極とソース配線下の半導体能動膜を加工して他の部分と分離する第五のフォトリソ工程とを有するものである。
Claim (excerpt)：
対向配置された一対の基板の間に電気光学材料が挟持されており、前記基板の対向する面は少なくとも表面の一部が絶縁性であり、前記基板の表面には複数のソース配線と複数のゲート配線とが交差して形成されており、前記ソース配線とゲート配線との交差部にはそれぞれ透明画素電極と薄膜トランジスタとが形成されている電気光学素子の製造方法であって、前記基板表面に透明導電膜を形成する工程A1と、前記透明導電膜をパターニングして透明画素電極を形成する第一のフォトリソ工程A2と、前記第一のフォトリソ工程済みの基板表面に第一の金属膜を成膜する工程A3と、前記第一の金属膜をパターニングしてゲート電極とゲート配線を形成する第二のフォトリソ工程A4と、前記第二のフォトリソ工程済みの基板表面に第一の絶縁膜と半導体能動膜とオーミックコンタクト膜とを成膜する工程A5と、前記第一の絶縁膜と半導体能動膜とオーミックコンタクト膜とをパターニングして前記透明画素電極に達するコンタクトホールとゲート配線に達するコンタクトホールを形成する第三のフォトリソ工程A6と、前記第三のフォトリソ工程済みの基板表面に第二の金属膜を成膜する工程A7と、前記第二の金属膜をパターニングして、ソース電極、ソース配線および前記透明画素電極に達するコンタクトホールを介して前記透明画素電極と接続されるドレイン電極と前記ゲート電極に達するコンタクトホールを介して前記ゲート配線と接続されるゲート端子配線とを形成するとともに、前記第二の金属膜をマスクとして前記オーミックコンタクト膜を加工してゲート電極上方にチャネル部を形成する第四のフォトリソ工程A8と、前記チャネル部形成済みの基板表面にパッシベーション膜を成膜する工程A9と、前記パッシベーション膜に前記ゲート端子配線およびソース配線に達するコンタクトホールを形成するとともに、前記パッシベーション膜をマスクとしてソース電極とドレイン電極とソース配線下の半導体能動膜を加工してゲート配線を共有している隣接した薄膜トランジスタの半導体能動膜との間を分離するとともに透明画素電極上方を透孔性とする第五のフォトリソ工程A10とを有することを特徴とする電気光学素子の製造方法。
IPC (2)：
G02F 1/136 500 ,  H01L 29/786
Patent cited by the Patent：
Cited by examiner (16)
  • 特開平2-019840
  • 特開平3-249735
  • 特開平2-042761
Show all

Return to Previous Page

TOP

BOTTOM