半導体記憶装置

Inventor： , ,
Applicant, Patent owner：
Agent (1)：三好秀和 (外3名)
Gazette classification：公開公報
Application number (International application number)：1996243595
Publication number (International publication number)：1998093041
Application date： Sep. 13, 1996
Publication date： Apr. 10, 1998
Summary：

【要約】【課題】信頼性の高い所望の容量値を有したキャパシタを小面積で実現し、このキャパシタを用いた高集積密度半導体記憶装置を提供する。【解決手段】上部電極および下部電極として導電性ペロブスカイト酸化物、キャパシタ絶縁膜として、ペロブスカイト型酸化物誘電体膜を用いたキャパシタ部を有する半導体記憶装置において、下部電極の一部のみがバリアー層に接続されている。該バリアー層およびバリアー層に接続されるプラグ電極とを介して、キャパシタ部とスイッチング・トランジスタの一方の主電極とが電気的に結合している。バリアー層としては、Pt,Ru,Rh,Pd,Os,Ir等を用いる。

Claim (excerpt)：

スイッチングトランジスタと、該スイッチングトランジスタの上方に設けられた内堀型トレンチ内に電荷蓄積部を少なくとも有する半導体記憶装置であって、該電荷蓄積部は下部電極、キャパシタ絶縁膜、上部電極とから構成され、該下部電極の一部のみに接して形成されたバリアー層を介して該スイッチングトランジスタの一方の主電極と該電荷蓄積部とが電気的に結合し、該下部電極の他の部分は内堀型トレンチ側壁部に露出した絶縁膜に接していることを特徴とする半導体記憶装置。

IPC (4)：

H01L 27/108 , H01L 21/8242 , H01L 27/04 , H01L 21/822

FI (3)：

H01L 27/10 621 C , H01L 27/04 C , H01L 27/10 651

Patent cited by the Patent：

Cited by examiner (7)

特開平4-079365
半導体基板
Gazette classification：公開公報 Application number：特願平7-235352 Applicant：株式会社東芝
マイクロ電子構造体とその製造法
Gazette classification：公開公報 Application number：特願平7-196767 Applicant：テキサスインスツルメンツインコーポレイテツド

Show all

Return to Previous Page