Pat
J-GLOBAL ID：200903096090601574

半導体装置

Inventor：
小野沢 勇一

About 小野沢 勇一


Applicant, Patent owner：
富士電機株式会社

About 富士電機株式会社


Agent (1)： 酒井 昭徳
Gazette classification：公開公報
Application number (International application number)：2001287884
Publication number (International publication number)：2003101020
Application date： Sep. 20, 2001
Publication date： Apr. 04, 2003
Summary：
【要約】【課題】 トレンチゲート構造の半導体装置において、コレクタ-エミッタ間の耐圧を低下させることなく、キャリアの蓄積効果を高め、ドリフト層における電圧降下を低減させること。【解決手段】 チャネル層の、トレンチにより仕切られた複数の領域のうち、エミッタ電極26に接触する第1の領域22aをトレンチよりも浅くして、コレクタ層28から注入された正孔をエミッタ電極26から抜け難くし、キャリアの蓄積効果を高める。また、チャネル層の、エミッタ電極26に接触しない第2の領域22bを第1の領域22aよりも深くして、トレンチボトムでの電界集中を抑制する。
Claim (excerpt)：
第1導電型の第1の半導体領域と、前記第1の半導体領域の表面部分に選択的に形成された第2導電型の第2の半導体領域と、前記第2の半導体領域の表面部分に選択的に形成された第1導電型の第3の半導体領域と、前記第1の半導体領域の裏面に形成された第2導電型の第4の半導体領域と、前記第3の半導体領域の表面から前記第2の半導体領域を貫通して前記第1の半導体領域に達する複数のトレンチ内に絶縁膜を介して設けられた第1の電極と、前記第2の半導体領域の一部および前記第3の半導体領域に共通に接触した第2の電極と、前記第4の半導体領域に接触した第3の電極と、を具備し、前記第2の半導体領域の、前記トレンチにより仕切られた複数の領域のうち、前記第2の電極に接触する第1の領域は相対的に浅く、一方、前記第2の電極に接触しない第2の領域は相対的に深いことを特徴とする半導体装置。
IPC (4)：
H01L 29/78 652 ,  H01L 29/78 653 ,  H01L 29/78 655 ,  H01L 21/336
FI (4)：
H01L 29/78 652 C ,  H01L 29/78 653 A ,  H01L 29/78 655 A ,  H01L 29/78 658 A
Patent cited by the Patent：
Cited by applicant (4)
Show all
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM