Pat
J-GLOBAL ID：200903096139630486
PDPの隔壁形成方法
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
久保 幸雄
Gazette classification：公開公報
Application number (International application number)：1994107041
Publication number (International publication number)：1995320641
Application date： May. 20, 1994
Publication date： Dec. 08, 1995
Summary：
【要約】【目的】プラズマディスプレイパネルの隔壁形成方法に関し、基板上で隔壁と隣接する電極の損傷を防止し、表示の信頼性を高めることを目的とする。【構成】放電空間を区画する隔壁を有したPDPの製造に際して、基板21を一様に覆う導電体層41上に電極形成用レジスト61を設け、導電体層41をパターニングして電極Aを形成した後に、電極形成用レジスト61を残存させた状態で基板21を一様に覆う隔壁材層290を設け、隔壁材層290の上に電極形成用レジスト61の上方に開口部を有した隔壁形成用レジスト62を設け、隔壁形成用レジスト62を切削マスクとして、サンドブラスト法によって少なくとも前記電極形成用レジスト61が露出するまで隔壁材層290を部分的に除去する。
Claim (excerpt)：
放電空間を区画する隔壁(29)を有したPDPの製造に際して、基板(21)を一様に覆う導電体層(41)の上に電極形成用レジスト(61)を設け、前記導電体層(41)をパターニングして電極(A)を形成した後、前記電極形成用レジスト(61)を残存させた状態で、前記基板(21)を一様に覆う隔壁材層(290)を設け、前記隔壁材層(290)の上に、前記電極形成用レジスト(61)の上方に開口部を有した隔壁形成用レジスト(62)を設け、前記隔壁形成用レジスト(62)を切削マスクとして、サンドブラスト法によって少なくとも前記電極形成用レジスト(61)が露出するまで前記隔壁材層(290)を部分的に除去することを特徴とするPDPの隔壁形成方法。
IPC (2)：
Patent cited by the Patent：
Return to Previous Page
