Pat
J-GLOBAL ID：200903096246529607
薄膜トランジスタ及びその製造方法
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
梅田 勝
Gazette classification：公開公報
Application number (International application number)：1993331618
Publication number (International publication number)：1995193249
Application date： Dec. 27, 1993
Publication date： Jul. 28, 1995
Summary：
【要約】【目的】 薄膜トランジスタにおいて、ソース電極及びドレイン電極と真性非晶質シリコンの間を低抵抗化するとともにその製造方法を簡略化する。【構成】 絶縁基板1と、絶縁基板上に形成されたゲート電極3と、ゲート電極3を覆うように形成されたゲート絶縁膜5と、絶縁基板1とすくなくとも反対側の表面部が微結晶化した真性半導体層12と、絶縁基板1とすくなくとも反対側の表面部が微結晶化し不純物をドーピングされたn+型半導体層13と、ソース電極9及びドレイン電極10から構成される薄膜トランジスタ。真性半導体層は真性非晶質シリコン6と真性微結晶シリコン12を同一工程でその成膜条件を変えることなく形成することを特徴とする。
Claim (excerpt)：
絶縁基板上に形成されたゲート電極と、該ゲート電極を覆うように形成された第1の絶縁膜と、該第1の絶縁膜上に形成された少なくとも該絶縁基板と反対側の表面部が微結晶化した半導体層と、該半導体層にある間隔をあけて不純物をドーピングしたソース及びドレイン領域と電気的接触するように形成されたソース及びドレイン電極を有することを特徴とする薄膜トランジスタ。
FI (2)：
H01L 29/78 311 H
, H01L 29/78 311 S
