Pat
J-GLOBAL ID：200903096248603707
半導体集積回路テスト設計支援装置
Inventor：
,
Applicant, Patent owner：
Agent (4)：
田澤 博昭
, 加藤 公延
, 田澤 英昭
, 濱田 初音
Gazette classification：公開公報
Application number (International application number)：2004250650
Publication number (International publication number)：2006066825
Application date： Aug. 30, 2004
Publication date： Mar. 09, 2006
Summary：
【課題】 半導体集積回路スキャンテスト時のIRドロップによる誤動作を防止する。【解決手段】 電源電圧を供給する配線の物理的形状、電源供給源からの距離、電源系統を解析し、電源RCネットワーク解析結果5を出力する電源RCネットワーク解析部4と、電源RCネットワーク解析結果5とIRドロップ解析結果9に基づいて、同時にスキャンテスト動作可能なスキャンフリップフロップをグルーピングしてスキャン回路グループ情報7を出力するスキャン回路グルーピング部6と、スキャン回路グループ情報7に基づいて、IRドロップを解析するIRドロップ解析部と、IRドロップ解析結果9と判定値18を比較し、IRドロップによるスキャンフリップフロップの誤動作が発生するか否かを判定するIRドロップ解析結果判定部10と、スキャン回路グループ情報7に基づいて、論理接続情報1のスキャンテスト回路を変更するスキャンチェーン挿入部11を備える。【選択図】 図1
Claim (excerpt)：
半導体集積回路をテストするためスキャンフリップフロップ群を直列に接続して構成したスキャンテスト回路情報が挿入された論理接続情報を入力として、上記スキャンテスト回路情報を含むマスクレイアウトパターンを出力する自動配置配線部と、
上記マスクレイアウトパターンに基づいて、電源電圧を供給する配線の物理的形状、電源供給源からの距離、電源系統を解析し、電源RCネットワーク解析結果として出力する電源RCネットワーク解析部と、
上記電源RCネットワーク解析結果に基づいて、スキャンフリップフロップをグルーピングし、スキャン回路グループ情報として出力するスキャン回路グルーピング部と、
上記マスクレイアウトパターンと、上記スキャン回路グループ情報と、各スキャンフリップフロップの動作回数を示した動作率情報に基づいて、上記配線上に生じる電圧降下を解析し、IRドロップによる各スキャンフリップフロップの誤動作が発生するか否かを判定するIRドロップ解析部と、
上記スキャン回路グループ情報に基づいて、上記論理接続情報のスキャンテスト回路を変更するスキャンチェーン挿入部と、
上記IRドロップ解析部により、各スキャンフリップフロップの誤動作が発生しないと判定されるまで、上記自動配置配線部、上記電源RCネットワーク解析部、上記スキャン回路グルーピング部、上記IRドロップ解析部、および上記スキャンチェーン挿入部の一連の機能を自動的に繰り返し実行するスキャンチェーン生成用リピート部を備え、
上記スキャン回路グルーピング部は、上記IRドロップ解析部による解析結果が出力されている場合には、上記IRドロップ解析部による解析結果と上記電源RCネットワーク解析結果に基づいて、同時にスキャンテスト動作させても誤動作を生じないスキャンフリップフロップ同士をグルーピングする半導体集積回路テスト設計支援装置。
IPC (5)：
H01L 21/822
, H01L 27/04
, G06F 17/50
, G01R 31/318
, G01R 31/28
H01L27/04 T
, G06F17/50 654N
, G06F17/50 664D
, G06F17/50 666V
, G01R31/28 Q
, G01R31/28 G
, H01L27/04 A
2G132AC14
, 2G132AG12
, 2G132AK14
, 2G132AK23
, 2G132AL11
, 2G132AL12
, 5B046AA08
, 5B046BA06
, 5B046JA01
, 5F038CA03
, 5F038CA07
, 5F038CD12
, 5F038DF14
, 5F038DT06
, 5F038EZ09
, 5F038EZ10
, 5F038EZ20
