Pat
J-GLOBAL ID:200903096308466003
半導体装置
Inventor:
,
,
,
,
Applicant, Patent owner:
Agent (1):
鈴江 武彦
Gazette classification:公開公報
Application number (International application number):1994071567
Publication number (International publication number):1995254638
Application date: Mar. 16, 1994
Publication date: Oct. 03, 1995
Summary:
【要約】【目的】 高集積化を可能にするとともに、トレンチの角部の影響を受けない素子分離構造を有する半導体装置を提供することを目的とする。【構成】 本発明では、半導体基板表面に設けた溝を埋め込んで形成した素子分離領域と、該素子分離領域によって電気的に分離された素子形成領域とを備えた半導体装置において、前記素子分離領域を埋め込んでいる物質は、前記半導体基板表面に設けた溝の上端面より突出して形成されていると共に、前記素子分離領域に接する半導体基板の上方端部の上部に形成する絶縁膜の膜厚を、前記素子領域に形成するゲート酸化膜の膜厚より厚くしたことを特徴とする。
Claim (excerpt):
半導体基板表面に設けた溝を埋め込んで形成した素子分離領域と、該素子分離領域によって電気的に分離された素子形成領域とを備えた半導体装置において、前記素子分離領域を埋め込んでいる物質は、前記半導体基板表面に設けた溝の上端面より突出して形成されていると共に、前記素子分離領域に接する半導体基板の上方端部の上部に形成する絶縁膜の膜厚を、前記素子領域に形成するゲート酸化膜の膜厚より厚くしたことを特徴とする半導体装置。
Patent cited by the Patent:
Cited by examiner (6)
-
半導体装置及び基板上の凹部の埋め込み方法
Gazette classification:公開公報
Application number:特願平4-078348
Applicant:ソニー株式会社
-
特開平3-101147
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願平4-175108
Applicant:日本電気株式会社
-
特開昭61-214446
-
半導体装置
Gazette classification:公開公報
Application number:特願平3-264361
Applicant:日本電気株式会社
-
EPROMおよびその製造方法
Gazette classification:公開公報
Application number:特願平3-338948
Applicant:富士通株式会社
Show all
Return to Previous Page