Pat

J-GLOBAL ID：200903096618601350

入力/出力保護回路

Inventor： 山口 泰男 ,  佐藤 広利 ,  井上 靖朗 ,  岩松 俊明
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1996076305
Publication number (International publication number)：1997270492
Application date： Mar. 29, 1996
Publication date： Oct. 14, 1997
Summary：

【要約】【課題】 入力/出力保護回路のサージ耐性を向上する。【解決手段】 入力端子30と電源線32との間に接続されたPチャネルMOSトランジスタ34と、入力端子30と接地線33との間に接続されたNチャネルMOSトランジスタ35とを備えた入力/出力保護回路において、トランジスタ34,35のゲート電極34a,35aがともにフローティング状態にある。

Claim (excerpt)：

入力端子/出力端子と複数のMOSトランジスタを含む内部回路との間に接続され絶縁層上に形成される入力/出力保護回路であって、前記絶縁層上に形成され前記入力端子/出力端子と第1の電源線との間に接続された第1の半導体膜と、前記第1の半導体膜上に形成された第1のゲート絶縁膜と、前記第1のゲート絶縁膜上に形成されフローティング状態にある第1のゲート電極とを含む第1のMOS素子を備える、入力/出力保護回路。

IPC (3)：

H01L 27/04 ,  H01L 21/822 ,  H01L 29/786

FI (2)：

H01L 27/04 H ,  H01L 29/78 623 Z

Patent cited by the Patent：

Cited by examiner (4)

• 特開平4-345064
  
• 特開平4-241452
  
• 半導体装置
  Gazette classification：公開公報   Application number：特願平6-129998   Applicant：富士通株式会社
• マルチゲートMOS型電界効果トランジスタ
  Gazette classification：公開公報   Application number：特願平6-059683   Applicant：株式会社リコー