Pat

J-GLOBAL ID：200903096676912340

電圧検出器のヒステリシス回路

Inventor： 高品 隆之
Applicant, Patent owner： セイコー電子工業株式会社
Agent (1)： 林 敬之助
Gazette classification：公開公報
Application number (International application number)：1995074215
Publication number (International publication number)：1996271552
Application date： Mar. 30, 1995
Publication date： Oct. 18, 1996
Summary：

【要約】【目的】 電圧検出器におけるヒステリシス幅の割合を検出電圧に依存させず一定にする。【構成】 検出端子にヒステリシス制御抵抗RH1とMOSトランジスタ4が並列に接続され上記抵抗とトランジスタと直列に電圧分割抵抗R1 ,R2 が接続されR2 と直列にヒステリシス制御抵抗RH2とMOSトランジスタ3が並列に接続される。R1 ,R2 の中点が電圧検出回路の入力を、その出力がヒステリシス制御回路の入力を、ヒステリシス制御回路はPchトランジスタ4とNchトランジスタ3のゲートを制御する。ヒステリシス制御抵抗を2つ有し、片方がショートされるともう片方がオープンになるよう構成する。

Claim (excerpt)：

検出端子電圧を分割して電圧を出力する電圧分割回路と、該電圧分割回路の電圧を得て信号を出力する電圧検出回路と、該電圧検出回路の出力信号を得てヒステリシス特性を出力するヒステリシス制御回路からなる電圧検出器のヒステリシス回路において、前記電圧分割回路は検出端子にヒステリシス幅制御用抵抗とMOSトランジスタを並列に接続し、該並列回路に検出電圧制御用分割抵抗を直列に接続し、該分割抵抗に、ヒステリシス制御用抵抗とMOSトランジスタを並列に接続した回路を直列に接続した回路からなり、前記MOSトランジスタは前記ヒステリシス制御回路が制御することを特徴とする電圧検出器のヒステリシス回路。

IPC (2)：

G01R 19/165 ,  H03K 5/08

FI (2)：

G01R 19/165 B ,  H03K 5/08 J

Patent cited by the Patent：

Cited by applicant (2)

• 特開昭62-057313
  
• 電源電圧低下検出回路
  Gazette classification：公開公報   Application number：特願平3-196743   Applicant：セイコーエプソン株式会社

Cited by examiner (1)

• 特開昭62-067313