半導体装置およびその製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：伊東忠彦
Gazette classification：公開公報
Application number (International application number)：1999351983
Publication number (International publication number)：2001168342
Application date： Dec. 10, 1999
Publication date： Jun. 22, 2001
Summary：

【要約】【課題】 SOI構造を構成するSi層中に歪みを導入し、キャリアの移動度を向上させる際に、Si層中に導入される転位を最小化する。【解決手段】 Si基板上に臨界膜厚以下の厚さの圧縮歪みSiGe層を形成し、これに隣接して薄いSi層を無歪み状態で形成し、得られた積層構造を絶縁膜を介して別のSi基板に貼付け、前記圧縮歪みSiGe層を担持するSi基板を除去することにより前記SiGe層の圧縮歪みを緩和すると共に、前記歪み緩和したSiGe層を使って隣接する前記薄いSi層中に引っ張り歪みを誘起する。

Claim (excerpt)：

Si基板と、前記Si基板上に形成された酸化膜と、前記酸化膜上に形成された活性層とよりなる半導体装置において、前記活性層は、前記酸化膜上に形成された第1の歪みSi層と、前記第1の歪みSi層上にエピタキシャルに形成され、臨界膜厚よりも小さい厚さを有するSiGe混晶層と、前記SiGe混晶層上にエピタキシャルに形成された第2の歪みSi層とよりなり、前記第1および第2の歪みSi層の厚さの合計が前記SiGe混晶層の厚さよりも小さく、前記第1および第2の歪みSi層の各々は、実質的に欠陥を含まないことを特徴とする半導体装置。

IPC (5)：

H01L 29/786 , H01L 21/8238 , H01L 27/092 , H01L 27/08 331 , H01L 27/12

FI (5)：

H01L 27/08 331 E , H01L 27/12 B , H01L 29/78 618 E , H01L 27/08 321 B , H01L 29/78 618 B

F-Term (28)：

5F048AA08 , 5F048AB04 , 5F048AC03 , 5F048BA09 , 5F048BB05 , 5F110BB04 , 5F110CC02 , 5F110DD05 , 5F110DD13 , 5F110DD14 , 5F110EE04 , 5F110EE09 , 5F110FF02 , 5F110GG01 , 5F110GG02 , 5F110GG07 , 5F110GG12 , 5F110GG19 , 5F110GG25 , 5F110GG34 , 5F110GG44 , 5F110GG47 , 5F110GG58 , 5F110HJ13 , 5F110NN02 , 5F110NN24 , 5F110NN61 , 5F110QQ17

Patent cited by the Patent：

Cited by examiner (1)

集積CMOS回路装置及びその製造方法
Gazette classification：公開公報 Application number：特願平9-276394 Applicant：シーメンスアクチエンゲゼルシヤフト

Return to Previous Page