Pat

J-GLOBAL ID：200903097185802697

半導体装置の製造方法

Inventor： 岡田 哲也
Applicant, Patent owner： 三洋電機株式会社
Agent (1)： 芝野 正雅
Gazette classification：公開公報
Application number (International application number)：1999022185
Publication number (International publication number)：2000223693
Application date： Jan. 29, 1999
Publication date： Aug. 11, 2000
Summary：

【要約】【課題】 トレンチ溝を設けて裏面側端子を表面側に導出することにより、3端子型素子であってもウェハスケールでのチップサイズパッケージを可能にする。【解決手段】 高濃度層11と低濃度層12をもつ半導体ウェハの低濃度層12側にベース、エミッタを形成してバイポーラトランジスタとする。ベースを囲む位置に高濃度層11に達するトレンチ溝18を形成し、導出電極21によって表面側に導出する。半導体ウェハ表面側を樹脂層23で被覆し、樹脂層23表面にベース、エミッタ、コレクタ用の第3の電極層22を露出させる。樹脂層23と共に半導体ウェハ24をダイシングして、個々の半導体装置を得る。

Claim (excerpt)：

高濃度層と低濃度層とを有し、半導体素子複数個分に相当する半導体ウェハを準備する工程と、前記低濃度層の表面から前記高濃度層に達する溝を形成する工程と、前記溝の表面に露出した高濃度層に接触し、前記低濃度層の表面まで導出される導出電極を形成する工程と、前記導出電極及び前記半導体素子の電極に各々接続される、接続電極を形成する工程と、前記接続電極の頭部を露出するように、前記半導体ウェハの表面を絶縁体で被覆する工程と、前記半導体ウェハを前記半導体素子の個々に分割する工程と、を具備し、前記高濃度層を前記導出電極を介して前記半導体ウェハの表面側に導出したことを特徴とする、半導体装置の製造方法。

IPC (5)：

H01L 29/417 ,  H01L 23/12 ,  H01L 21/331 ,  H01L 29/73 ,  H01L 29/78

FI (4)：

H01L 29/50 B ,  H01L 23/12 L ,  H01L 29/72 ,  H01L 29/78 652 L

F-Term (14)：

4M104BB02 ,  4M104BB04 ,  4M104CC01 ,  4M104FF01 ,  4M104FF13 ,  4M104FF27 ,  4M104FF34 ,  4M104GG06 ,  4M104GG09 ,  4M104HH16 ,  5F003AZ07 ,  5F003BC02 ,  5F003BC08 ,  5F003BH14

Patent cited by the Patent：

Cited by examiner (3)

• 半導体装置
  Gazette classification：公開公報   Application number：特願平4-031223   Applicant：日本電気株式会社
• 半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願平9-124112   Applicant：株式会社東芝
• 特開昭61-133648