Pat

J-GLOBAL ID：200903097280207690

アクティブマトリクス表示装置

Inventor： 山崎 舜平 ,  小山 潤 ,  竹村 保彦
Applicant, Patent owner： 株式会社半導体エネルギー研究所
Gazette classification：公開公報
Application number (International application number)：1998215468
Publication number (International publication number)：1999121763
Application date： Feb. 15, 1996
Publication date： Apr. 30, 1999
Summary：

【要約】【課題】 OFF電流を低減させる構成のアクティブマトリクス表示装置における、回路の集積度を高める。【解決手段】 画素電極に接続している薄膜トランジスタと、薄膜トランジスタに接続されている容量を有するアクティブマトリクス表示装置において、薄膜トランジスタは、チャネル形成領域と、ソース領域またはドレイン領域と、ゲート絶縁膜と、ゲート電極と、少なくとも1つのLDD領域を有し、容量は絶縁膜と、絶縁膜を間に介して半導体薄膜と容量線とからなり、半導体薄膜が前記チャネル形成領域と同じ半導体薄膜でなる。

Claim (excerpt)：

基板の上に配置された複数の画像信号線と、前記画像信号線と交差して配置された複数のゲート信号線と、前記画像信号線と前記ゲート信号線で囲まれた領域に配置されている画素電極と、前記画素電極に接続している薄膜トランジスタと、前記薄膜トランジスタに接続されている容量を有するアクティブマトリクス表示装置において、前記薄膜トランジスタは、チャネル形成領域と、ソース領域またはドレイン領域と、ゲート絶縁膜と、ゲート電極と、少なくとも1つのLDD領域を有し、前記容量は絶縁膜と、前記絶縁膜を間に介して半導体薄膜と容量線とからなり、前記半導体薄膜が前記チャネル形成領域と同じ半導体薄膜でなるアクティブマトリクス表示装置。

IPC (4)：

H01L 29/786 ,  H01L 21/336 ,  G02F 1/136 500 ,  G09F 9/30 338

FI (7)：

H01L 29/78 612 Z ,  G02F 1/136 500 ,  G09F 9/30 338 ,  H01L 29/78 616 A ,  H01L 29/78 617 V ,  H01L 29/78 618 Z ,  H01L 29/78 626 Z

Patent cited by the Patent：

Cited by examiner (4)

• 薄膜半導体装置
  Gazette classification：公開公報   Application number：特願平5-020767   Applicant：富士ゼロックス株式会社
• 特開平3-288824
  
• 特開昭62-092370
  
• 特開昭63-151083