多データ状態メモリセル

Inventor：
Applicant, Patent owner：
Agent (6)：杉村興作 , 高見和明 , 徳永博 , 藤谷史朗 , 来間清志 , 冨田和幸
Gazette classification：公表公報
Application number (International application number)：2003572035
Publication number (International publication number)：2005518671
Application date： Feb. 05, 2003
Publication date： Jun. 23, 2005
Summary：

第1導電材料から形成された第1電極層と、第2導電材料から形成された第2電極層と、前記第1電極層と前記第2電極層の間に配置された金属ドープカルコゲニド材料の第1層とを含むプログラム可能多データ状態メモリセル。前記第1層は、導電性成長が形成されて前記第1及び第2電極層に共に電気的に結合することができる媒体を与える。前記メモリセルは、第3導電材料から形成された第3電極層と、前記第2電極層と前記第3電極層の間に配置された金属ドープカルコゲニド材料の第2層とをさらに含み、前記第2層は、導電性成長が形成されて前記第2及び第3電極層に共に電気的に結合することができる媒体を与える。

Claim (excerpt)：

多状態メモリセルにおいて、第1導電材料から形成された第1電極層と、第2導電材料から形成された第2電極層と、導電性成長が形成されて前記第1及び第2電極層に共に電気的に結合することができる媒体を与える、前記第1電極層と前記第2電極層との間に配置された金属ドープカルコゲニド材料の第1層と、第3導電材料から形成された第3電極層と、導電性成長が形成されて前記第2及び第3電極層に共に電気的に結合することができる媒体を与える、前記第2電極層と前記第3電極層との間に配置された金属ドープカルコゲニド材料の第2層とを具えることを特徴とする多状態メモリセル。

IPC (2)：

H01L27/10 , H01L45/00

FI (2)：

H01L27/10 448 , H01L45/00 A

F-Term (3)：

5F083FZ10 , 5F083GA09 , 5F083ZA21

Patent cited by the Patent：

Cited by examiner (5)

メモリのセル構造及びメモリデバイス
Gazette classification：公開公報 Application number：特願平11-375809 Applicant：セイコーエプソン株式会社
プログラマブルメタライゼーションセル構造およびその作製方法
Gazette classification：公表公報 Application number：特願平10-501650 Applicant：アクソンテクノロジーズコーポレイション, アリゾナボードオブリージェンツ,アクティングオンビハーフオブアリゾナステイトユニバーシティ
プログラム可能なサブサーフェス集合メタライゼーション構造およびその作製方法
Gazette classification：公表公報 Application number：特願2000-523669 Applicant：アクソンテクノロジーズコーポレイション, アリゾナボードオブリージェンツ

Show all

Return to Previous Page