Pat

J-GLOBAL ID：200903098073071009

半導体素子及びその製造方法

Inventor： 野口 克彦
Applicant, Patent owner： 株式会社シチズン電子
Agent (1)： 高宗 寛暁
Gazette classification：公開公報
Application number (International application number)：1996308674
Publication number (International publication number)：1998144631
Application date： Nov. 06, 1996
Publication date： May. 29, 1998
Summary：

【要約】【課題】(1)半導体素子の製造方法において生産性を高めることの出来る廉価にして効率的な製造方法が求められていた。(2)LEDのような半導体発光素子の輝度、色調、その他の特性を完成体になる前に測定把握することが望まれながら確実な方法が存在しなかった。【解決手段】エキスパンドされたダイシングシ-トの特性を積極的に利用してダイシングされたチップ群の一括電極形成工程に直接利用して任意の厚みを有する絶縁層を具備する半導体素子の製造方法を可能にすると共に、導電性を有するダイシングシ-トの特性を利用して半導体発光素子の製造プロセスに於いて完成品が形成され分離される前に素子の電気的及び光学的特性の測定を行うことを可能にし、生産性を著しく向上させた。

Claim (excerpt)：

半導体素子の製造方法であってダイシングシ-ト上に貼着された半導体素子ウエハ-を縦、横、所望のチップサイズにフルダイシングを施し各半導体素子チップを形成する工程と、前記フルダイシングされた各半導体素子チップが貼着されたダイシングシ-トを所望の大きさまでエキスパンドする工程と、前記エキスパンドされたダイシングシ-ト上の各半導体素子チップの一方の電極部側を電極板に接着し、硬化する工程と、前記ダイシングシ-トを剥離し、該ダイシングシ-トが剥離された各半導体素子チップの他方の電極部側を他の電極板に同様に接着し、硬化する工程と、前記半導体素子チップ間に絶縁物を注入して半導体素子チップのフルダイシングされた面をコ-ティングし、硬化する工程と、前記電極板及び前記注入された絶縁物の部分を縦横にスライシングして個々の半導体素子に分離する工程と、を具備する事を特徴とする半導体素子の製造方法。

IPC (2)：

H01L 21/301 ,  H01L 33/00

FI (2)：

H01L 21/78 X ,  H01L 33/00 A

Patent cited by the Patent：

Cited by examiner (2)

• 半導体装置
  Gazette classification：公開公報   Application number：特願平6-083346   Applicant：株式会社東芝
• 特開平2-125633