Pat

J-GLOBAL ID：200903098178331740

半導体装置及びその製造方法

Inventor： 小此木 堅祐
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 鈴木 章夫
Gazette classification：公開公報
Application number (International application number)：1997007136
Publication number (International publication number)：1998209167
Application date： Jan. 20, 1997
Publication date： Aug. 07, 1998
Summary：

【要約】【課題】 SOI構造の単結晶シリコンの表面に非単結晶シリコン膜を形成してこれをゲッタリングサイトとする構成では、半導体装置の微細化に伴ってゲッタリングサイトが小さくなり、ゲッタリング効果が低下される。【解決手段】 SOI構造の単結晶シリコン1に溝6を設け、この溝6内に多結晶シリコン等の非単結晶シリコン膜7P,7Nを埋設する。例えば、MOSトランジスタのソース・ドレイン領域11N,11P内に多結晶シリコン膜7P,7Nを設ける。半導体装置の微細化にかかわらず、非単結晶シリコン膜7P,7Nと単結晶シリコン1との界面の面積が大きくでき、ゲッタリングサイトを拡大し、ゲッタリング効果を高めて重金属汚染に強いSOI構造の半導体装置を得ることができる。

Claim (excerpt)：

絶縁基板上の単結晶シリコンに素子が形成されたSOI構造の半導体装置において、前記単結晶シリコン内に非単結晶シリコン膜が選択的に形成されていることを特徴とする半導体装置

IPC (4)：

H01L 21/322 ,  H01L 21/762 ,  H01L 27/12 ,  H01L 29/786

FI (4)：

H01L 21/322 P ,  H01L 27/12 F ,  H01L 21/76 D ,  H01L 29/78 621

Patent cited by the Patent：

Cited by examiner (3)

• 特開昭63-038235
  
• SOI基板
  Gazette classification：公開公報   Application number：特願平5-184561   Applicant：日本電気株式会社
• 特開平1-181473