Pat
J-GLOBAL ID:200903098499506754

デジタル入力信号のデューティ比検出回路

Inventor:
Applicant, Patent owner:
Agent (1): 芝野 正雅
Gazette classification:公開公報
Application number (International application number):2000226621
Publication number (International publication number):2002044981
Application date: Jul. 27, 2000
Publication date: Feb. 08, 2002
Summary:
【要約】【課題】デジタル入力信号の周波数が低くなると、1周期が長くなりカウント数が多くなり、大規模のカウンタ等を必要となり回路規模が大きくなる。【解決手段】本発明はデジタル入力信号のデューティ比検出回路は測定するべきデジタル入力信号の周波数が高いときは高い周波数の測定クロック信号をカウンタに加え、前記デジタル入力信号の周波数が低いときは低い周波数の測定クロック信号をカウンタに加え、デジタル入力信号の1周期のローレベル期間に加わる測定クロック信号のクロック数をカウントする。
Claim (excerpt):
測定するべきデジタル入力信号の周波数を検出し切替信号を発生させ、前記切替信号でスイッチ回路を切替えデジタル入力信号の周波数に応じた周波数の測定クロック信号をカウンタに加え、該カウンタで前記デジタル入力信号の1周期間に加えられる測定クロック信号のクロック数と前記デジタル入力信号の1周期のうちローレベル期間に加えられる前記測定クロック信号のクロック数とをカウントし、演算回路で該カウンタでカウンタされた1期間に加えられる測定クロック信号のクロック数とローレベル期間に加えられる測定クロック信号のクロック数とに基づいてデューティ比を演算することを特徴とするデジタル入力信号のデューティ比検出回路。
F-Term (9):
5H560BB04 ,  5H560BB07 ,  5H560DA02 ,  5H560HB02 ,  5H560RR10 ,  5H560TT02 ,  5H560TT15 ,  5H560TT18 ,  5H560XA12
Patent cited by the Patent:
Cited by examiner (2)

Return to Previous Page