Pat
J-GLOBAL ID：200903098516824374

半導体素子のキャパシタ形成方法

Inventor：
林 燦

About 林 燦


Applicant, Patent owner：
現代電子産業株式会社

About 現代電子産業株式会社


Agent (1)： 山本 恵一
Gazette classification：公開公報
Application number (International application number)：1998176567
Publication number (International publication number)：1999017153
Application date： Jun. 10, 1998
Publication date： Jan. 22, 1999
Summary：
【要約】【課題】 半導体素子の電気特性の優れたキャパシタ形成方法を提供する。【解決手段】 高誘電率を有するTa2 O5 膜を誘電体膜に用いるキャパシタからPECVD方法で蒸着されたTa2 O5 膜の不良な段差被覆性を改良するため、先ず下部の電荷貯蔵電極表面を特殊処理し、段差被覆性が優れたLPCVD方法でTa2 O5 膜を蒸着することによりキャパシタの電気的特性を改良し、漏洩電流の発生を防止してそれに伴う半導体素子の特性及び信頼性を向上させる。
Claim (excerpt)：
半導体基板を提供する工程と、半導体基板上部に電荷貯蔵電極を形成する工程と、前記電荷貯蔵電極全表面を窒化化する工程と、前記窒化した電荷貯蔵電極の表面をプラズマ処理して酸化させる工程と、前記電荷貯蔵電極表面にLPCVD方法でTa2 O5 膜を蒸着し、これをプラズマ処理する段階を少なくとも一回以上行う工程と、前記Ta2 O5 膜を熱処理する工程と、全表面上部にプレート電極を形成する工程を含む半導体素子のキャパシタ形成方法。
IPC (4)：
H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822
FI (2)：
H01L 27/10 651 ,  H01L 27/04 C
Patent cited by the Patent：
Cited by applicant (5)
Show all
Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM