Pat

J-GLOBAL ID：200903098622512810

出力短絡保護回路

Inventor： 近藤 茂 ,  牧野 俊夫
Applicant, Patent owner： 株式会社ユタカ電機製作所
Agent (1)： 古澤 俊明 (外1名)
Gazette classification：公開公報
Application number (International application number)：1993112109
Publication number (International publication number)：1994311734
Application date： Apr. 15, 1993
Publication date： Nov. 04, 1994
Summary：

【要約】【目的】 安定で確実な出力保護機能が得られ、かつ、電源回路の小型化を図ることを目的とする。【構成】 PWM制御回路57で制御されるスイッチング電源において、スイッチ素子14のオン時の電流をオン抵抗による電圧降下として検出する検出部49と、この検出部49の出力電圧が一定値を越えたとき出力してスイッチ素子14のオン時間を制限するようにPWM制御回路57を制御するコンパレータ56とを具備してなるものである。スイッチ素子14がオンしたときの飽和電圧は、オン抵抗によるスイッチ素子14の通過電流に正比例するため、スイッチ素子14がオンで、かつ、出力短絡などで過大電流が流れる場合のドレイン電流をオン抵抗による電圧降下として検出し、この電圧と、基準電圧をコンパレータ56で比較した信号を、PWM制御回路57の時比率制御端子に帰還する。検出部49の電圧が基準電圧を越えると、スイッチ素子14のオン時間を狭くして過電流保護を行う。

Claim (excerpt)：

直流入力電圧をスイッチ素子14によりオン、オフし、そのパルス幅を電圧の変動に対応してPWM制御回路57で制御して安定な出力電圧を得るようにしたスイッチング電源において、前記スイッチ素子14のオン時の電流をオン抵抗による電圧降下として検出する検出部49と、この検出部49の出力電圧が一定値を越えたとき出力してスイッチ素子14のオン時間を制限するようにPWM制御回路57を制御するコンパレータ56とを具備してなることを特徴とする出力短絡保護回路。

IPC (2)：

H02M 3/155 ,  H02H 7/12

Patent cited by the Patent：

Cited by examiner (1)

• 電力MOSFETの安全動作領域電流制限装置
  Gazette classification：公開公報   Application number：特願平5-216297   Applicant：パワーインテグレーションズ,インコーポレイテッド