Pat
J-GLOBAL ID：200903098651384325
半導体装置およびその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1996172169
Publication number (International publication number)：1998022501
Application date： Jul. 02, 1996
Publication date： Jan. 23, 1998
Summary：
【要約】【課題】ソース端領域でのキャリア速度が速く、かつプロセス的に有利なMOSFETを提供すること。【解決手段】第1のソース・ドレイン層としてのn型Si0.7 Ge0.3 層9を含むp型Si0.7 Ge0.3 層4と、このp型Si0.7 Ge0.3 層4上に島状に形成され、n型反転層10が誘起されるp型歪みSi層5と、このp型歪みSi層5上に形成された第2のソース・ドレイン層としてのn型Si0.7 Ge0.3 層6と、p型歪みSi層5の側壁にゲート絶縁膜7を介して設けられたゲート電極8とを備えている。
Claim (excerpt)：
第1のソース・ドレイン層を含む第1の半導体層と、この第1の半導体層上に所定形状に形成され、反転層が誘起される第2の半導体層と、この第2の半導体層上に形成された第2のソース・ドレイン層と、前記第2の半導体層の側壁にゲート絶縁膜を介して設けられたゲート電極とからなるMOSFETを具備してなり、前記第1のソース・ドレイン層および前記第2のソース・ドレイン層のうち少なくともソースとして使用されるソース・ドレイン層の伝導帯と真空準位とのエネルギー差が、前記第2の半導体層の伝導帯と真空準位とのエネルギー差より小さいか、または前記第1のソース・ドレイン層および前記第2のソース・ドレイン層のうち少なくともソースとして使用されるソース・ドレイン層の価電子帯と真空準位とのエネルギー差が、前記第2の半導体層の価電子帯と真空準位とのエネルギー差より小さいことを特徴とする半導体装置。
IPC (2)：
FI (3)：
H01L 29/78 301 X
, H01L 29/78 301 B
, H01L 29/78 626 C
