非単結晶半導体薄膜の形成装置および方法

Inventor： , , , , , ,
Applicant, Patent owner：
Agent (1)：長尾達也
Gazette classification：公開公報
Application number (International application number)：1996063743
Publication number (International publication number)：1997232612
Application date： Feb. 26, 1996
Publication date： Sep. 05, 1997
Summary：

【要約】 (修正有)【課題】連続して移動する帯状部材上に、大きな堆積速度で、大面積にわたって高い光電変換効率を有し、高品質で、再現性が高く欠陥の少ない非単結晶半導体薄膜の形成装置および方法を提供する。【解決手段】本発明は、帯状部材に、材料ガスをプラズマ放電によって分解し、非単結晶半導体薄膜を形成する装置または方法において、放電空間内のカソード電極である高周波電力印加電極の一部にしきり状電極を形成することによって、該カソード電極の放電空間における表面積を前記帯状部材の表面積を含むアノード電極である接地電極全体の放電空間における表面積よりも大きい表面積に構成し、グロー放電生起時における前記カソード電極の自己バイアスとしての電位を前記アノード電極に対して+30V以上の正電位として、該正電位を前記しきり状電極により放電空間を介し前記帯状部材上にバイアス印加し非単結晶半導体薄膜を形成する。

Claim (excerpt)：

放電空間を有する反応容器を備え、帯状部材を長手方向に連続的に移動させ、前記反応容器の放電空間へ材料ガスを導入し、高周波電力を印加して該材料ガスをプラズマ放電によって分解し、前記移動する帯状部材上に大きな堆積速度でp型またはn型の非単結晶半導体薄膜を形成する薄膜形成装置において、前記放電空間に設置されたカソード電極である高周波電力印加電極の一部にしきり状電極を形成することによって、該カソード電極の放電空間における表面積を前記帯状部材の表面積を含むアノード電極である接地電極全体の放電空間における表面積よりも大きい表面積に構成すると共に、グロー放電生起時における前記カソード電極の自己バイアスとしての電位を前記アノード電極に対して+30V以上の正電位に維持させ、該正電位を前記しきり状電極により放電空間を介して前記帯状部材上にバイアス印加するようにしたことを特徴とする非単結晶半導体薄膜の形成装置。

IPC (5)：

H01L 31/04 , C23C 16/54 , G01J 1/02 , H01L 21/205 , H05H 1/46

FI (5)：

H01L 31/04 V , C23C 16/54 , G01J 1/02 B , H01L 21/205 , H05H 1/46 A

Patent cited by the Patent：

Cited by examiner (7)

特開平1-227426
特開平4-341570
気相反応装置
Gazette classification：公開公報 Application number：特願平6-126829 Applicant：株式会社半導体エネルギー研究所

Show all

Return to Previous Page